-
公开(公告)号：KR102218715B1
公开(公告)日：2021-02-23
申请号：KR1020140075146
申请日：2014-06-19
Applicant: 삼성전자주식회사
IPC: G06F21/62
Abstract: 반도체장치및 상기반도체장치내에서의채널별데이터보호방법이개시된다. 본발명의반도체장치는버스, 각각이상기버스를통해데이터를주거나받을수 있는제1 및제2 기능모듈, 상기제1 기능모듈로부터전송되는제1 데이터를제1 암호화키를이용하여암호화하여제1 암호화된데이터를발생하는제1 암호화모듈, 및상기제1 암호화된데이터를상기제1 암호화키를이용하여복호화하여상기제2 기능모듈로전송하고, 상기제2 기능모듈로부터전송되는제2 데이터를제1 암호화키와다른제2 암호화키를사용하여암호화하여제2 암호화된데이터를발생하는제2 암호화모듈을포함한다.
-
-
23.发明公开부 채널 분석 공격을 방지하기 위한 암호화/복호화 연산을 수행하는 전자 회로 및 그것을 포함하는 전자 장치 审中-实审一种用于执行加密/解密操作以防止子信道分析攻击的电子电路以及包括该电子电路的电子设备
公开(公告)号：KR1020170134946A
公开(公告)日：2017-12-07
申请号：KR1020160098292
申请日：2016-08-02
Applicant: 삼성전자주식회사
Abstract: 본발명의전자회로는암호화연산기및 컨트롤러를포함한다. 암호화연산기는복수의논리게이트를이용하여암호화/복호화연산을수행한다. 컨트롤러는암호화/복호화연산과관련되는제어값, 및클록신호에기초하여, 제 1 시간구간동안복수의논리게이트각각이제 1 논리값을출력하고제 2 시간구간동안제 1 논리값을출력하는논리게이트들의개수및 제 2 논리값을출력하는논리게이트들의개수가일정하게유지되도록, 암호화연산기의동작을제어한다. 제어값이암호화/복호화연산이수행되지않음을지시하는경우, 복수의논리게이트는제 1 시간구간및 제 2 시간구간중 하나에서동작한다. 본발명에따르면, 암호화/복호화회로에의해소모되는전력의양이감소하고, 암호화/복호화회로의연산성능및 보안수준이향상된다.
Abstract translation: 本发明的电子电路包括加密计算器和控制器。 加密操作员使用多个逻辑门执行加密/解密操作。 控制器包括逻辑门，用于基于与加密/解密单元关联的控制值分别输出第一时间段的第一逻辑值和第二时间段的第一逻辑值， 并且用于输出第二逻辑值的逻辑门的数量保持恒定。 当控制值指示未执行加密/解密操作时，多个逻辑门在第一时间段和第二时间段中的一个中操作。 根据本发明，加密/解密电路所消耗的功率量被减少，并且加密/解密电路的计算性能和安全级别被提高。
-
Patent Agency Ranking
公开(公告)号：KR1020170023302A
公开(公告)日：2017-03-03
申请号：KR1020150117323
申请日：2015-08-20
Applicant: 삼성전자주식회사
CPC classification number: G06F21/602 , H04L9/0637 , H04L2209/12 , H04L2209/34
Abstract: 본발명에따른암복호장치는, 임의의위치의블록데이터로부터데이터암호동작을수행하는데필요한트윅값들을발생하는적어도하나의트윅값발생기, 및상기트윅값들을이용하여상기블록데이터부터순차적으로블록데이터들을암복호시키는복수의암복호코어들을포함한다.
Abstract translation: 一种用于在具有至少一个密码核心的加密装置中对数据进行加密，解密或加密和解密的方法可以包括：生成对应于块数据的调整值，该块数据位于随机位置，加密，解密或 从顺序块数据开始加密和解密; 和/或使用调整值从块数据执行加密，解密或加密和解密。 用于块数据的加密，解密或加密和解密的方法可以包括：在随机位置生成对应于块数据的调整值; 和/或使用调整值来执行块数据的加密，解密或加密和解密。
-
公开(公告)号：KR1020150103935A
公开(公告)日：2015-09-14
申请号：KR1020140025608
申请日：2014-03-04
Applicant: 삼성전자주식회사
IPC: H03M7/04
CPC classification number: G06F21/72 , G06F21/556 , G09C1/00 , H04L9/003 , H04L2209/34
Abstract: 본 발명에 따른 인코더의 인코딩 방법은: 입력된 원-핫 비트들을 이용하여 상위 비트들을 위한 제 1 원-핫 비트들 및 하위 비트들을 위한 제 2 원-핫 비트들을 발생하는 단계; 및 크로스-커넥션을 이용하는 제 1 논리 연산을 통하여 상기 제 1 원-핫 비트들을 상기 상위 비트들 및 상기 상위 비트들에 상보적인 상보 상위 비트들로 인코딩하고, 크로스-커넥션을 이용하는 제 2 논리 연산을 통하여 상기 제 2 원-핫 비트들을 상기 하위 비트들 및 상기 하위 비트들에 상보적인 상보 하위 비트들로 인코딩하는 단계를 포함한다.
Abstract translation: 根据本发明，编码器的编码方法包括以下步骤：通过使用输入的一个热位，产生用于较高位的第一个热位和用于低位的第二个一位; 并且通过使用交叉连接的第一逻辑运算将第一个单个热比特编码为与高位补码的高位和互补高位，并将第二个热位编码为较低位，并且互补较低位 通过使用交叉连接的第二逻辑运算与低位互补的位。
-
公开(公告)号：KR1020130126843A
公开(公告)日：2013-11-21
申请号：KR1020120047743
申请日：2012-05-04
Applicant: 삼성전자주식회사
CPC classification number: G06F21/72 , G06F3/0619 , G06F3/0655 , G06F3/0679 , G06F13/28 , G06F21/602 , G06F21/74 , G06F21/85 , G06F2206/1014 , H04L9/0822 , H04L2209/12
Abstract: An operating method of a system on chip (SoC) comprises a step for converting plain text data into cipher text data by using a password key and a step for transmitting the cipher text data to a memory controller which controls the operation of a non-volatile memory. The password key is outputted from a one-time programmable (OTP) memory.
Abstract translation: 片上系统（SoC）的操作方法包括通过使用密码密钥将明文数据转换为密文数据的步骤，以及将密文数据发送到控制非易失性操作的存储器控制器的步骤 记忆。 密码密钥从一次性可编程（OTP）存储器输出。
-
公开(公告)号：KR1020070071983A
公开(公告)日：2007-07-04
申请号：KR1020050135876
申请日：2005-12-30
Applicant: 삼성전자주식회사
IPC: G06F13/00
Abstract: A device and a method for a hash engine interface are provided to transfer optimized 32-bit message data to a hash engine by effectively processing a hash function message in a byte, half-word, and word unit without receiving help from an application program. A memory controller(212) controls read/write of a 32-but memory(230) in the byte, half-word, and word unit. A DMA(Direct Memory Access) controller(214) transfers the hash function message stored in the memory in the byte, half-word, and word unit by using a minimum transfer cycle. A data packer(216) packs the message transferred from the DMA controller in a 32-bit unit and transfers the packed data to the hash engine(220). The data packer includes the first logic circuit determining whether transfer of the DMA controller is the last transfer, the second logic circuit extracting data by checking a transfer size/address received from the DMA controller, the third logic circuit packing the 32-bit data transferred to the hash engine in a 32-bit buffer, and the fourth logic circuit transferring the data and the number of effective bytes to the hash engine.
Abstract translation: 提供了一种用于散列引擎接口的装置和方法，用于通过有效地处理字节，半字和字单元中的散列函数消息，将优化的32位消息数据传送到散列引擎，而无需从应用程序获得帮助。 存储器控制器（212）控制字节，半字和字单元中的32-但是存储器（230）的读/写。 DMA（直接存储器访问）控制器（214）通过使用最小传输周期来传送存储在字节，半字和字单元中的存储器中的散列函数消息。 数据打包器（216）将从DMA控制器传送的消息以32位单元打包，并将打包数据传送到散列引擎（220）。 数据封隔器包括第一逻辑电路，确定DMA控制器的传送是否是最后传送，第二逻辑电路通过检查从DMA控制器接收的传送大小/地址来提取数据，第三逻辑电路打包32位数据传送 到32位缓冲器中的散列引擎，并且第四逻辑电路将数据和有效字节数传送到散列引擎。
-
公开(公告)号：KR100660850B1
公开(公告)日：2006-12-26
申请号：KR1020050002464
申请日：2005-01-11
Applicant: 삼성전자주식회사
Inventor： 최홍묵
IPC: G11B20/10
CPC classification number: H04N21/47202 , H04N7/17336 , H04N21/23116 , H04N21/2312 , H04N21/2405 , H04N21/2407
Abstract: 객체 및 서비스 블록들에 대한 사용자의 액세스 빈도를 감안하여, 각 객체의 인스턴스 수뿐만 아니라 서비스 블록에 대한 인스턴스 수에 따라 복제되는 개수가 변하는 VOD 시스템 및 VOD 시스템 재구성 방법을 개시한다. 상기 VOD 시스템은, 상기 객체 및 서비스 블록을 저장하는 시스템 디스크, 상기 객체 및 서비스 블록에 대한 요청의 빈도를 계산하는 빈도계산블록 및 상기 빈도계산블록의 계산결과에 따라 상기 객체 및 서비스 블록을 복제하여 저장하도록 제어하는 제어블록을 구비한다. 상기 VOD 시스템 재구성 방법은, 사용자의 요청에 대한 통계자료 또는 경험 등을 감안하여 새로운 인스턴스를 강제로 입력시켜 시스템을 재구성하도록 하는 강제로 시스템을 재구성하는 단계 및 초기 값을 임의로 설정하고, VOD 시스템에 요구하는 객체 및 블록들에 대한 액세스 빈도를 측정하고 측정된 빈도 수를 적용할 때 얻어지는 장점과 시스템의 재구성에 필요한 오버헤드를 서로 비교하여, 시스템을 운영하는데 보다 유리하다고 판단되는 단계를 선택하도록 하는 자동으로 시스템을 재구성하는 단계를 구비한다.
-
-
-
-
-
-
-
Search Results
28
records
(took 0.041 seconds)
