公开(公告)号：KR100246440B1

公开(公告)日：2000-03-15

申请号：KR1019970037882

申请日：1997-08-08

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: G06T3/00

Abstract: 본 발명은, 소정의 윈도우를 갖는 이치화 마스크를 이용하여 화상의 주목 화소를 중심으로 인접 화소를 마스킹한 후, 상기 이치화 마스크에 마스킹된 화소들의 최대값과 최소값을 이용하여 주목 화소를 이치화하는 이치화 방법에 있어서, 이치화 마스크의 진행 방향에 따라 현재 밴드의 하위 경계면 또는 상위 경계면에 접한 화소로 각각 이후 밴드의 상위 경계면 또는 이전 밴드의 하위 경계면에 접한 화소를 대체함으로써 밴드의 경계면에서 발생할 수 있는 오경계화(false contouring)를 최소화하도록 하는 셔틀 스캐닝 기반 화상 시스템의 국부 이치화 방법에 관한 것이다.
본 발명에 따르면, 밴드의 경계면에서 발생할 수 있는 오경계화(false contouring)를 최소화할 수 있는 이점이 있다.

公开(公告)号：KR1019990073835A

公开(公告)日：1999-10-05

申请号：KR1019980007025

申请日：1998-03-04

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: H04N5/30

Abstract: 본 발명은 한 개의 ASIC으로 구성된 제어 장치에 의해 여러 종류의 센서 이를테면 촬상소자(CCD/CIS)들을 조절하기 위한 센서 제어 장치 및 방법에 관한 것으로, 신호의 파형을 발생시키기 위한 제어패턴을 저장하는 제어패턴레지스터; 상기 제어패턴에 따라 상기 신호 판형을 생성하는 제어신호파형발생부; 상기 제어신호파형발생부에 기준 시스템 클럭을 제공하는 시스템클럭발생부를 포함한다.
본 발명에 따르면 종래의 제어 방식인 어떤 정해진 신호를 발생시키고 이것을 선택하는 방법이 아니고 미리 사용자가 레지스터에 신호의 파형을 발생시키는 값을 기록함으로써 그 값에 따라 신호가 자유롭게 발생되도록 하므로 각종 센서에 맞는 신호를 만들어 내게 하여 각종 센서들의 필요신호를 자유롭게 조절할 수 있으므로 대부분의 센서에 대한 조절이 가능한다.

公开(公告)号：KR1019990041913A

公开(公告)日：1999-06-15

申请号：KR1019970062588

申请日：1997-11-25

Applicant: 삼성전자주식회사

Inventor： 김영훈 ,  한지훈

IPC: H04N1/00

Abstract: 용지감지센서의 하단에는 블랙패널의 줄홈을 따라 이동 가능한 탄성각이 설치되어 있다. 헤드의 이동에 따라서 함께 이동하는 탄성각은 용지를 만나게 되면 위로 들려지며 변위가 발생하게 되고, 용지를 다 지나게 되면 원래의 상태로 복원하게 된다. 따라서 탄성각은 용지부분과 용지가 아닌 부분사이에 변위를 갖고, 이 변위를 이용하여 용지의 처음과 끝을 감지하게 된다.
이와 같은 간단한 기구적 동작에 의하여 용지의 처음과 끝을 감지하게 됨으로써 블랙패널을 검은 부분의 용지로 인식하는 오류를 방지하게 된다.

公开(公告)号：KR100193840B1

公开(公告)日：1999-06-15

申请号：KR1019960036481

申请日：1996-08-29

Applicant: 삼성전자주식회사

Inventor： 한지훈 ,  권오준

IPC: H04N1/40

Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
디지탈 영상처리시스템에서 영상을 임의의 배율로 변환하는 방법에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
팩시밀리에서 수신한 이치화 영상을 그림 혹은 글씨영역으로 구분하여 선택적으로 중간조 영상화하는 과정을 거치게 함으로써 영상의 확대 혹은 축소를 용이하게 하고 화질의 저하를 없게 하는 방법을 제공함에 있다.
다. 발명의 해결방법의 요지
본 영상 임의 배율 변환방법은 먼저 팩시밀리에서 수신한 이치화 영상을 그림영역과 글씨영역으로 구분하여 별도의 처리를 한다. 즉 그림영역에 대해서는 중간조 영상화 즉 이진값을 로우패스 필터링하여 그레이 레벨의 데이터로 변환하고 상기 그레이 레벨의 데이터를 임의의 배율로 변환한 후 그 배율 변환된 데이터를 다시 이진화하고, 글씨영역에 대해서는 이치값 그대로 배율을 변환함을 특징으로 한다.
라. 발명의 중요한 용도
팩시밀리, 복사기 등에서 화질의 저하없이 영상을 소수배 확대 혹은 축소하여 프린트하는 데 사용한다.

公开(公告)号：KR1019990015652A

公开(公告)日：1999-03-05

申请号：KR1019970037882

申请日：1997-08-08

Applicant: 삼성전자주식회사

Inventor： 한지훈

IPC: G06T3/00

Abstract: 본 발명은 소정의 윈도우를 갖는 이치화 마스크를 이용하여 화상의 주목 화소를 중심으로 인접 화소를 마스킹한 후, 상기 이치화 마스크에 마스킹된 화소들의 최대값과 최소값을 이용하여 주목 화소를 이치화하는 이치화 방법에 있어서, 현재 밴드의 하위 경계면에 접한 화소로 이후 밴드의 상위 경계면에 접한 화소를 대체하는 셔틀 스캐닝 기반 화상 시스템의 국부 이치화 방법에 관한 것이다.
본 발명에 따르면, 밴드의 경계면에서 발생할 수 있는 오경계화(false contouring)를 최소화할 수 있는 이점이 있다.

公开(公告)号：KR102059183B1

公开(公告)日：2019-12-24

申请号：KR1020130024622

申请日：2013-03-07

Applicant: 삼성전자주식회사

Inventor： 유장현 ,  박형 ,  박봉태 ,  한지훈

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR101760662B1

公开(公告)日：2017-07-25

申请号：KR1020110011497

申请日：2011-02-09

Applicant: 삼성전자주식회사

Inventor： 이동식 ,  유장현 ,  한지훈 ,  박영우 ,  허성회 ,  주상익

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/76224 ,  H01L21/76229 ,  H01L21/764

Abstract: 비휘발성메모리장치의제조방법이제공된다. 본발명의일 실시예에따른비휘발성메모리장치의제조방법은, 제1 방향으로연장된복수의트렌치에의해활성영역이정의되고, 제1 영역과제2 영역을포함하는기판을제공하고, 제1 절연물질로복수의트렌치를매립하고, 제1 영역의제1 절연물질을제거하여제1 영역에제1 리세스를형성하고, 희생물질로제1 리세스를매립하고, 희생물질을일부제거하여제1 리세스의상부를노출시키고, 제1 리세스의상부에제2 절연물질을형성하고, 제1 리세스의하부에잔존하는희생물질을제거하여제1 리세스하부에에어갭을형성하는것을포함한다.

Abstract translation: 提供了一种制造非易失性存储器件的方法。 制造根据本发明的一个实施例的非易失性存储装置的方法是在液体和由所述多个在第一方向上延伸的沟槽所限定的有源区中，提供包含第一区域分配第二区域的基板，并且所述第一 通过填充所述多个沟槽，以及用绝缘材料除去第一区域的第一绝缘材料，和嵌入牺牲材料玫瑰第一凹部，并除去一些牺牲材料以形成在所述第一区域中的第一凹部，所述 第一再暴露出存取服装和，形成在所述第一凹部的顶部上的第二绝缘材料，并除去残留在所述第一凹部的底部的牺牲材料包括：形成在第一凹部下部的空气间隙 的。

公开(公告)号：KR1020170072496A

公开(公告)日：2017-06-27

申请号：KR1020150180715

申请日：2015-12-17

Applicant: 삼성전자주식회사

Inventor： 윤석중 ,  이성훈 ,  한지훈 ,  정용원 ,  조성순

IPC: H01L27/115

CPC classification number: H01L23/5283 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 수직형메모리소자는, 게이트라인을포함하는게이트라인구조물이구비된다. 상기게이트라인들을제1 방향으로관통하는수직채널구조물들이구비된다. 상기게이트라인들의각 단부로부터연장되고계단부를포함하는연장게이트라인을포함하고, 각계단부의상부에는 n층연장게이트라인(n은 2 이상의짝수)이배치되는제1 계단패턴구조물이구비된다. 상기제1 계단패턴구조물의일 측벽과직접접촉하고, 상기게이트라인들의제2 방향의각 단부로부터연장되고계단부를포함하는연장게이트라인을포함하고, 각계단부의상부에는 n-1층연장게이트라인(n은 2 이상의짝수)이배치되는제2 계단패턴구조물을포함하고, 상기제2 계단패턴구조물의 n-1층연장게이트라인의노출부인각 패드영역들의면적은각 층별로다를수 있다.

Abstract translation: 垂直存储器件设置有包括栅极线的栅极线结构。 提供了沿第一方向穿过栅极线的垂直沟道结构。 并且在n层延长栅极线的第一端和第二端（n为2或更大的偶数）的每一个上设置从栅极线的每一端延伸并包括台阶的延伸栅极线以及第一阶梯状图案结构。 直接接触所述第一阶梯状图案结构的一个侧壁并且从所述栅极线的每个端部沿第二方向延伸并且包括台阶的延伸栅极线， （其中n是大于或等于2的偶数），并且作为第二阶梯状图案结构的n-1层扩展栅极线的暴露部分的每个焊盘区域的面积对于每一层可以不同。

公开(公告)号：KR1020160022637A

公开(公告)日：2016-03-02

申请号：KR1020140108453

申请日：2014-08-20

Applicant: 삼성전자주식회사

Inventor： 성호준 ,  한지훈

IPC: H01L21/8247 ,  H01L21/027

CPC classification number: H01L21/768 ,  H01L21/0337 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/32139 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11531 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573

Abstract: 플래시메모리소자의제조방법은기판상에피식각막, 하부희생막을차례로형성하는단계와, 하부희생막상에상부희생패드부및 상부희생라인부를구비한상부희생패턴구조물을형성하는단계와, 상부희생패턴구조물의측벽을덮는상부스페이서를형성하는단계와, 상부희생패드부및 상부스페이서를식각마스크로이용해, 하부희생막을식각하여하부희생패드부및 하부희생라인부를구비한하부희생패턴구조물을형성하는단계와, 하부희생패턴구조물을덮는하부스페이서막을형성하는단계와, 하부스페이서막, 하부희생패턴구조물의적어도일부영역을식각하여, 적어도하나이상의라인마스크, 브릿지마스크및 패드마스크를포함하는하부마스크패턴을형성하는단계를포함한다.

Abstract translation: 一种制造闪速存储器件的方法包括以下步骤：在衬底上依次形成蚀刻膜和底部牺牲膜; 形成顶部牺牲图案结构，其包括在所述底部牺牲膜上的顶部牺牲焊盘部分和顶部牺牲线部分; 形成覆盖顶部牺牲图案结构的一侧的顶部间隔件; 通过使用顶部牺牲垫部分和顶部间隔物作为蚀刻掩模，通过蚀刻底部牺牲膜来形成包括底部焊盘部分和底部牺牲线部分的底部牺牲图案结构; 形成覆盖所述底部牺牲图案结构的底部间隔膜; 以及通过蚀刻底部牺牲图案结构和底部间隔膜的至少一部分区域，形成包括至少一个线掩模，桥接掩模和焊盘掩模的底部掩模图案。 本发明的目的是提供一种可以降低处理成本和处理时间并且可以保持可靠性的闪速存储装置的制造方法。

公开(公告)号：KR1020080035156A

公开(公告)日：2008-04-23

申请号：KR1020060101442

申请日：2006-10-18

Applicant: 삼성전자주식회사

Inventor： 장채명 ,  심상필 ,  이욱형 ,  한지훈

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823443 ,  H01L21/823418 ,  H01L21/823468

Abstract: A method for fabricating a semiconductor integrated circuit device is provided to avoid a short-circuit of a semiconductor device by forming an L-shaped spacer and by extending a silicide layer toward a gate electrode so that the silicide layer is connected to a gate electrode. A semiconductor substrate(100) is prepared in which a first region, a second region and a third region are defined. A gate insulation layer(110) and a gate electrode(120) are formed on the semiconductor substrate. An L-shaped spacer(140,141) is formed on the lateral surface of the gate electrode in the first to third regions. An ion implantation process for forming a source/drain region(150) is performed on the semiconductor substrate. A silicide process is performed to form a silicide layer on the gate electrode and the source/drain region. First and second etch stop layers(210,220) are conformally formed on the semiconductor substrate. An interlayer dielectric(230) is formed on the second etch stop layer. A contact(232) penetrates the interlayer dielectric, the second and first etch stop layers to be connected to the silicide layer. The first region can designate a cell region, and the second and third regions can designate a core-peri region wherein the second region is a high voltage region and the third region is a low voltage region.

Abstract translation: 提供一种制造半导体集成电路器件的方法，以通过形成L形间隔物并通过将硅化物层延伸到栅电极来避免半导体器件的短路，使得硅化物层连接到栅电极。 制备其中限定了第一区域，第二区域和第三区域的半导体衬底（100）。 在半导体衬底上形成栅绝缘层（110）和栅电极（120）。 在第一至第三区域中的栅电极的侧表面上形成L形间隔物（140,141）。 在半导体衬底上执行用于形成源/漏区（150）的离子注入工艺。 执行硅化处理以在栅极电极和源极/漏极区域上形成硅化物层。 第一和第二蚀刻停止层（210,220）共形地形成在半导体衬底上。 在第二蚀刻停止层上形成层间电介质（230）。 触点（232）穿透层间电介质，第二和第一蚀刻停止层连接到硅化物层。 第一区域可以指定单元区域，第二区域和第三区域可以指定核心周边区域，其中第二区域是高电压区域，第三区域是低电压区域。