公开(公告)号：KR1020140110388A

公开(公告)日：2014-09-17

申请号：KR1020130024622

申请日：2013-03-07

Applicant: 삼성전자주식회사

Inventor： 유장현 ,  박형 ,  박봉태 ,  한지훈

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L23/528 ,  H01L23/53209 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11548 ,  H01L29/42324 ,  H01L29/4933 ,  H01L29/513 ,  H01L29/7883 ,  H01L2924/0002 ,  H01L21/28141 ,  H01L21/28273 ,  H01L21/31144 ,  H01L21/3213 ,  H01L2924/00

Abstract: The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device manufactured by the same. The method is to form the patterns of a fine pitch which overcomes the limit of an exposure process through a photolithography process and two spacer processes. Also, a line part and a pad part are simultaneously defined by the one-time photolithography process, thereby having no need to perform a separate photolithography process for forming the pad part only. Therefore, mask misalignment or bridge problems can be solved.

Abstract translation: 本发明涉及一种制造半导体器件的方法及其制造的半导体器件。 该方法是形成精细间距的图案，其克服了通过光刻工艺和两个间隔物工艺的曝光过程的极限。 此外，通过一次光刻工艺同时限定线部分和焊盘部分，从而不需要仅进行用于形成焊盘部分的单独的光刻工艺。 因此，可以解决掩模未对准或桥接问题。

公开(公告)号：KR1020160087691A

公开(公告)日：2016-07-22

申请号：KR1020150006980

申请日：2015-01-14

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  노기정 ,  박형 ,  임태완

IPC: H01L27/115 ,  H01L29/788

CPC classification number: H01L27/10897 ,  H01L23/3171 ,  H01L23/3185 ,  H01L23/528 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/42352 ,  H01L29/4236 ,  H01L29/7827 ,  H01L29/7926 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L27/11521 ,  H01L29/788

Abstract: 수직형메모리장치는공통소스라인용개구부내에서리세스영역을한정하는내측벽을가지는제1 공통소스라인콘택플러그를포함한다. 수직형메모리장치의제조방법은셀 영역과주변회로영역을포함하는기판을제공하고, 상기셀 영역에몰드구조물을형성하고, 상기몰드구조물을관통하며, 상기기판상면에대해수직인제1 방향으로연장하는공통소스라인용개구부를형성하고, 상기공통소스라인용개구부내에서리세스영역을한정하는내측벽을가지는제1 콘택플러그를형성하고, 상기제1 콘택플러그의내측벽과전기적으로연결가능한공통소스비트라인콘택을형성하는것을포함한다.

Abstract translation: 垂直存储装置包括第一公共源极线接触插头，其具有限定用于公共源极线的开口部分中的凹部区域的内壁。 制造垂直存储器件的方法包括提供包括单元区域和周边区域的衬底; 在细胞区域中形成模具结构; 穿过模具结构，并且形成用于沿垂直于衬底的上表面的第一方向延伸的公共源极线的开口部分; 形成第一接触塞，所述第一接触插塞具有限制所述共用源极线的开口部中的所述凹部的内壁; 以及形成可以电连接到第一接触插塞的内壁的公共源位线接触件。 因此，可以提高垂直存储器件的可靠性。

公开(公告)号：KR1020160118113A

公开(公告)日：2016-10-11

申请号：KR1020150071868

申请日：2015-05-22

Applicant: 삼성전자주식회사

Inventor： 김종원 ,  박형 ,  이현민 ,  강호종 ,  박주원 ,  송승민

IPC: H01L27/115

Abstract: 본발명의실시예들에따른반도체메모리장치는기판상에수직으로적층된게이트전극들및 상기게이트전극들을관통하는수직채널부를포함하는적층구조체, 일방향으로상기적층구조체를가로지르며, 상기수직채널부와연결되는비트라인, 및상기적층구조체상에상기게이트전극들과연결되어복수의층들로적층되며, 제 1 도전라인들및 제 2 도전라인들을포함하는도전라인들을포함하되, 상기기판에서제 1 높이에배치된제 1 도전라인들의개수와제 1 높이와다른레벨에위치하는제 2 높이에배치된제 2 도전라인들의개수는서로다를수 있다.

公开(公告)号：KR1020160018921A

公开(公告)日：2016-02-18

申请号：KR1020140101761

申请日：2014-08-07

Applicant: 삼성전자주식회사

Inventor： 이현민 ,  강창석 ,  김종원 ,  박형

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/11582 ,  H01L23/535 ,  H01L27/11565 ,  H01L2924/0002 ,  H01L29/78696 ,  H01L29/78642 ,  H01L2924/00

Abstract: 반도체메모리장치는기판상에교대로반복적층된절연막들과게이트전극들을포함하는적층구조체들, 적층구조체들을관통하는수직채널구조체들, 수직채널구조체들각각상에배치된도전패드들, 도전패드들의측벽을덮는에치스토퍼, 및도전패드들및 에치스토퍼와접촉하는패드콘택들을포함한다.

Abstract translation: 一种半导体存储器件，包括：叠层结构，包括栅电极和绝缘膜，其轮流反复层压在基板上; 垂直通道结构穿透层压结构; 放置在每个垂直通道结构上的导电垫; 覆盖所述导电焊盘的侧壁的蚀刻停止件; 以及焊接触点与蚀刻停止器和导电垫接触。

公开(公告)号：KR102059183B1

公开(公告)日：2019-12-24

申请号：KR1020130024622

申请日：2013-03-07

Applicant: 삼성전자주식회사

Inventor： 유장현 ,  박형 ,  박봉태 ,  한지훈

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR101745647B1

公开(公告)日：2017-06-12

申请号：KR1020150071868

申请日：2015-05-22

Applicant: 삼성전자주식회사

Inventor： 김종원 ,  박형 ,  이현민 ,  강호종 ,  박주원 ,  송승민

IPC: H01L27/115

Abstract: 본발명의실시예들에따른반도체메모리장치는기판상에수직으로적층된게이트전극들및 상기게이트전극들을관통하는수직채널부를포함하는적층구조체, 일방향으로상기적층구조체를가로지르며, 상기수직채널부와연결되는비트라인, 및상기적층구조체상에상기게이트전극들과연결되어복수의층들로적층되며, 제 1 도전라인들및 제 2 도전라인들을포함하는도전라인들을포함하되, 상기기판에서제 1 높이에배치된제 1 도전라인들의개수와제 1 높이와다른레벨에위치하는제 2 높이에배치된제 2 도전라인들의개수는서로다를수 있다.

Abstract translation: 根据本发明的具有一个衬底上的栅极和包括通过所述栅极电极延伸的垂直沟道部的层叠结构，在整个多层结构的一个方向，垂直沟道部上垂直堆叠的实施例的半导体存储器件 并且导电线连接到堆叠结构上的栅电极并堆叠成多层，导电线包括第一导线和第二导线， 1设置在位于在多个所述第一高度和所述不同水平设置在所述高度在所述第一导电线的第二高度的第二导电线的数目可以是彼此不同的。