公开(公告)号：KR1020130127838A

公开(公告)日：2013-11-25

申请号：KR1020120051650

申请日：2012-05-15

Applicant: 삼성전자주식회사

Inventor： 박헌용 ,  김추호 ,  정원호 ,  홍진기

IPC: H01L33/48 ,  H01L33/52 ,  H01L33/62

CPC classification number: H01L33/46 ,  H01L33/48 ,  H01L33/483 ,  H01L33/486 ,  H01L33/54 ,  H01L33/60 ,  H01L33/62 ,  H01L2224/48091 ,  H01L2924/00014

Abstract: A light emitting device package is disclosed. The disclosed light emitting device package comprises an upper body including an inclined surface and a lower body having a concave part by providing an upper surface which meets the inclined surface at the lower part. A pre-mold in which multiple vertical holes are formed and a molding member filled in the concave part are formed on the inclined surface. The bonding force between the molding member and the pre-mold is increased by filling the vertical hole with the molding member. Therefore, it prevents the molding member from being separated from the pre-mold.

Abstract translation: 公开了一种发光器件封装。 所公开的发光器件封装包括通过提供与下部的倾斜表面相遇的上表面的包括倾斜表面的上体和具有凹部的下体。 形成有多个垂直孔的预模具和填充在凹部中的模制构件形成在倾斜表面上。 通过用模制构件填充垂直孔来增加模制构件和预模具之间的结合力。 因此，防止模制构件与预模具分离。

公开(公告)号：KR1020120006183A

公开(公告)日：2012-01-18

申请号：KR1020100066772

申请日：2010-07-12

Applicant: 삼성전자주식회사

Inventor： 이명범 ,  박인선 ,  홍진기 ,  구주선 ,  박승배 ,  이승엽

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/7682 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/11573

Abstract: PURPOSE: A semiconductor device and a semiconductor device manufacturing method are provided to arrange an insulating layer with an air gap between gate structures, thereby reducing parasitic capacitance. CONSTITUTION: A substrate(100) comprises an active region and a field region which are alternatively and repeatedly arranged along a second direction. A plurality of gate structures(222a,224a,226a,228a) is arranged on the substrate by being separated to a first direction. A first insulating film pattern(175) is arranged on a part of a sidewall of the gate structures. A second insulating film pattern covers the gate structure and the first insulating film pattern. The second insulating film pattern comprises an air gap extended to the second direction.

Abstract translation: 目的：提供半导体器件和半导体器件制造方法以在栅极结构之间布置具有气隙的绝缘层，从而减小寄生电容。 构成：衬底（100）包括有源区域和场区域，它们沿着第二方向交替重复地布置。 多个栅极结构（222a，224a，226a，228a）通过分离成第一方向布置在衬底上。 第一绝缘膜图案（175）布置在栅极结构的侧壁的一部分上。 第二绝缘膜图案覆盖栅极结构和第一绝缘膜图案。 第二绝缘膜图案包括延伸到第二方向的气隙。

公开(公告)号：KR100702028B1

公开(公告)日：2007-03-30

申请号：KR1020050103320

申请日：2005-10-31

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  구경범 ,  김현영 ,  홍진기 ,  박건상 ,  김진호 ,  이은택 ,  이현정

IPC: H01L21/335

CPC classification number: H01L21/28518 ,  H01L21/76831 ,  H01L27/10855 ,  H01L27/10885

Abstract: A method for manufacturing a semiconductor device is provided to protect safely a metal silicide layer in a process for extending a storage node contact hole and a wet etching process by restraining an excessive reaction in the metal silicide layer using a titanium rich metal silicide layer with an improved morphology. A lower interlayer dielectric(55) is formed on a semiconductor substrate(51). A landing pad(56,57) for contacting the substrate through the lower interlayer dielectric is formed on the resultant structure. An intermediate interlayer dielectric(59) is formed on the resultant structure. A contact hole(60) for exposing the landing pad to the outside is formed in the intermediate interlayer dielectric. A titanium rich metal silicide layer is formed in the exposed landing pad.

Abstract translation: 提供一种制造半导体器件的方法，用于通过使用具有富钛金属硅化物层的金属硅化物层中的过度反应来保护用于延长存储节点接触孔和湿蚀刻工艺的金属硅化物层 改善形态。 在半导体衬底（51）上形成下部层间电介质（55）。 在所得结构上形成用于通过下层间电介质接触衬底的着陆焊盘（56,57）。 在所得结构上形成中间层间电介质（59）。 在中间层间电介质中形成用于将着陆焊盘暴露于外部的接触孔（60）。 在暴露的着陆垫中形成富钛金属硅化物层。

公开(公告)号：KR1020070031031A

公开(公告)日：2007-03-19

申请号：KR1020050085580

申请日：2005-09-14

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  홍진기 ,  구경범 ,  최윤호 ,  이은택

IPC: H01L21/304

Abstract: 막 형성 장치 내부의 세정 효율을 증가시킬 수 있는 막 형성 장치의 세정 방법은 NF
3 가스, F
2 가스, C
2 F
2 가스
및 ClF
3 가스로 이루어진 군으로부터 선택된 적어도 두 개의 가스를 Ti 또는 TiN 증착 공정이 완료된 공정 챔버로 공급한 후, 상기 가스들로 상기 공정 챔버 내부에 증착된 Ti막 또는 TiN막을 제거한다. 이때, 상기 공정 챔버의 세정은 상기 공정 챔버가 상기 증착 공정시의 공정 온도와 동일한 온도 상태에서 이루어진다.

公开(公告)号：KR1020060129605A

公开(公告)日：2006-12-18

申请号：KR1020050050168

申请日：2005-06-13

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  홍진기 ,  구경범 ,  이은택 ,  최윤호

IPC: H01L21/205

CPC classification number: C23C16/5096 ,  C23C16/14 ,  C23C16/34 ,  H01L21/28556 ,  H01L21/76841 ,  H01L21/76856

Abstract: A plasma forming method and a film forming method using the same are provided to reduce the damage due to plasma and to form uniformly a film by forming and maintaining a plasma region using various inert gases. A plasma region is formed in a sealed space by supplying a first material containing a first gas into the sealed space(S110). The plasma region is kept by supplying a second material containing a second gas(S120). A first flow rate of the first material is smaller than a second flow rate of the second material. A first atomic weight of the first gas is larger than a second atomic weight of the second gas. The first gas is one selected from a group consisting of Ne, Ar, Kr, Xe and Rn. The second gas is one selected from a group consisting of He, Ne, Ar, Kr, and Xe.

Abstract translation: 提供等离子体形成方法和使用该等离子体形成方法的成膜方法，以减少由等离子体引起的损伤，并且通过使用各种惰性气体形成和保持等离子体区域来均匀地形成膜。 通过向密封空间供给含有第一气体的第一材料，在密封空间中形成等离子体区域（S110）。 通过供给含有第二气体的第二材料来保持等离子体区域（S120）。 第一材料的第一流量小于第二材料的第二流量。 第一气体的第一原子量大于第二气体的第二原子量。 第一种气体是选自Ne，Ar，Kr，Xe和Rn的一种气体。 第二气体是选自He，Ne，Ar，Kr和Xe的一种气体。

公开(公告)号：KR100614801B1

公开(公告)日：2006-08-22

申请号：KR1020040051855

申请日：2004-07-05

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  홍진기

IPC: H01L21/205

CPC classification number: C23C16/45544 ,  C23C16/34 ,  C23C16/45565 ,  C23C16/45589

Abstract: 반도체 장치의 막 형성방법에 있어서, 유전막이 형성된 기판 상에 원자층적층 방법을 사용하여 제1 온도에서 20 내지 80Å의 두께를 갖는 제1 티타늄 질화막을 형성한다. 제1 티타늄 질화막 상에 화학기상증착 방법을 사용하여 제1 온도 이상의 제2 온도에서 제2 티타늄 질화막을 형성한다. 따라서, 우수한 전류 특성을 갖는 티타늄 질화막을 형성함과 동시에 티타늄 질화막을 형성하는 공정의 생산성을 향상시킬 수 있게 된다.

公开(公告)号：KR100587687B1

公开(公告)日：2006-06-08

申请号：KR1020040058591

申请日：2004-07-27

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  홍진기

IPC: H01L21/20

CPC classification number: H01L21/28562 ,  C23C16/34 ,  C23C16/452 ,  C23C16/45544

Abstract: 원자층 증착법(ALD)을 이용하여 TiN 박막을 형성하기 위한 방법과 그에 따른 박막 형성 장치를 개시한다. 원자층 증착법(ALD)으로 TiN 박막을 형성하는 방법은 TiCl
4 를 열분해 시키는 제 1단계와, TiCl
4 분해 생성물을 반응 챔버 내로 유입하는 제 2단계와, 상기 챔버 내로 제 1퍼지가스를 공급하는 제 3단계와, 상기 챔버 내에 반응가스를 공급하여 TiN 박막을 형성하는 제 4단계와, 상기 챔버 내로 제 2퍼지가스를 공급하는 제 5단계를 포함하여 구성되는 것을 특징으로 한다. TiN 박막 형성 장치는, 소스 가스 즉 TiCl
4 를 유입시키는 가스 인입관과, 상기 TiCl
4 를 미리 열분해 하여 제 2차적 소스 가스를 만들기 위해 상기 가스 인입관의 주변에 설치된 히터와, 상기 가스 인입관에 연결되며 제 2차적 소스 가스와 반응가스인 NH
3 와의 반응에 의하여 TiN 박막이 형성되도록 하기 위한 반응실을 갖는 챔버를 적어도 포함함을 특징으로 한다. 따라서 TiN 박막의 성장률을 개선시킬 수 있는 TiN 박막 형성방법과 그에 따른 박막 형성 장치를 제공할 수 있게 된다.
원자층 증착법, ALD, TiN, 박막 성장률, TiCl4

公开(公告)号：KR1020060040998A

公开(公告)日：2006-05-11

申请号：KR1020040090301

申请日：2004-11-08

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  홍진기 ,  구경범 ,  이은택

IPC: H01L21/205

CPC classification number: C23C16/34 ,  C23C16/4408 ,  C23C16/4482 ,  C23C16/45561 ,  C23C16/45565

Abstract: 티타늄 질화막을 형성하기 위한 장치에서, TiCl
4 가스는 제1배관 및 샤워 헤드를 통해 공급되며 NH
3 가스는 제2배관 및 샤워 헤드를 통해 기판 상으로 공급되며, 상기 기판 상에는 TiCl
4 가스와 NH
3 가스의 반응에 의해 티타늄 질화막이 형성된다. 상기 TiCl
4 가스는 약 180℃ 내지 250℃ 정도의 온도로 가열되며, 상기 NH
3 가스는 상기 TiCl
4 가스의 응축을 방지하기 위하여 상기 TiCl
4 가스와 동일한 온도로 가열된다. 상기 공정 챔버를 퍼지하기 위한 퍼지 가스는 상기 배관들과 샤워 헤드 및 공정 챔버 내에 잔류하는 TiCl
4 가스의 응축을 방지하기 위하여 약 180℃ 내지 250℃ 정도의 온도로 가열된다. 따라서, 온도 변화에 따른 TiCl
4 가스의 응축을 방지할 수 있다.

公开(公告)号：KR100468687B1

公开(公告)日：2005-03-16

申请号：KR1019970046180

申请日：1997-09-08

Applicant: 삼성전자주식회사

Inventor： 김도형 ,  홍진기 ,  임영진

IPC: H01L21/316

Abstract: PURPOSE: A method for forming an interlayer dielectric is provided to improve a layer characteristic and a surface characteristic of an underlying layer by performing a heat treatment on the underlying layer by an RTN(rapid thermal nitridation) process or by cleaning the underlying layer by etchant including a NH4OH solution. CONSTITUTION: An underlying layer is formed on a semiconductor substrate(100). The underlying layer is heat-treated in a NH3 gas atmosphere at a temperature of 850-950 deg.C. An USG(undoped silicon glass) layer is formed on the heat-treated underlying layer(200a) by using ozone and TEOS(tetra ethyl ortho silicate) as source gas.

公开(公告)号：KR1020020042274A

公开(公告)日：2002-06-05

申请号：KR1020000072090

申请日：2000-11-30

Applicant: 삼성전자주식회사

Inventor： 김원진 ,  홍진기

IPC: H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/02063 ,  H01L21/02134 ,  H01L21/0217 ,  H01L21/02282 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/3124 ,  H01L21/3125

Abstract: PURPOSE: A method for forming the contact between upper and lower layers of a semiconductor device and semiconductors device formed using the same are provided to increase a reliability by forming an interlayer dielectric made of an SOG(Spin On Glass) in a portion having compact pattern. CONSTITUTION: An SOG(Spin On Glass)(210) as an interlayer dielectric is formed on a substrate(100) compactly having a plurality of conductive layers made of a gate insulating layer(110), a polysilicon layer(130), a metal silicide(150), a capping layer(170), and spacers(190). Holes are formed by patterning SOG(Spin On Glass)(210) to expose the conductive layers. After forming a liner(250) on the entire surface of the resultant structure, spacers(250) are formed on the sidewalls of the holes by etching back. A cleansing is performed on the spacers(250) formed substrate(100). Then, conductive layers(270) are filled into the holes.

Abstract translation: 目的：提供一种用于形成半导体器件的上层和下层之间的接触的方法以及使用其形成的半导体器件，以通过在具有紧密图案的部分中形成由SOG（旋转玻璃）制成的层间电介质来提高可靠性 。 构成：在具有由栅极绝缘层（110），多晶硅层（130），金属（130）构成的多个导电层的紧密的基板（100）上形成作为层间电介质的SOG（旋转玻璃）（210） 硅化物（150），封盖层（170）和间隔物（190）。 通过图案化SOG（玻璃旋转）（210）来形成孔以暴露导电层。 在所得结构的整个表面上形成衬垫（250）之后，通过回蚀而在孔的侧壁上形成间隔物（250）。 在间隔物（250）形成的基板（100）上进行清洗。 然后，将导电层（270）填充到孔中。