公开(公告)号：KR100800469B1

公开(公告)日：2008-02-01

申请号：KR1020050093317

申请日：2005-10-05

Applicant: 삼성전자주식회사

Inventor： 윤재만 ,  박동건 ,  이강윤 ,  이충호 ,  김봉수 ,  박승배 ,  서형원 ,  김성구

IPC: H01L21/336 ,  H01L27/108

CPC classification number: H01L29/66666 ,  H01L21/823885 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는 회로 소자 및 제조 방법을 제시한다. 본 발명에 따르는 회로 소자는, 주변 회로 영역 좌 우에 셀 영역들이 설정된 반도체 기판 상에 열 방향으로 교번적으로 반대 방향으로 셀 영역에까지 행 방향으로 연장되는 바닥 액티브 영역들, 필러(pillar) 형태로 돌출되되 행 방향으로 열지어 배열된 채널 필러(channel pillar)들, 게이트 유전층을 수반하여 채널 필러에 부착된 게이트들, 바닥 액티브 영역들을 따라 연장되는 매몰 비트 라인들, 게이트의 측면에 접촉하여 바깥으로 연장되어 게이트들 일부가 공통되게 상호 연결하는 주변 회로 구성을 위한 국부적 연결 배선들, 채널 필러들 상면에 전기적으로 연결되거나 국부적 연결 배선에 연결되는 신호 배선들, 및 국부적 연결 배선을 매몰 비트 라인에 전기적으로 접속시키거나 신호 배선을 전기적으로 연결하는 주변 회로 구성을 위한 연결 콘택들을 포함하여 구성될 수 있다.
수직형 트랜지스터, 필러, 오픈 비트 라인, SA, EQ

公开(公告)号：KR100629377B1

公开(公告)日：2006-09-29

申请号：KR1020050009253

申请日：2005-02-01

Applicant: 삼성전자주식회사

Inventor： 박승배 ,  박재성

IPC: H01L21/205 ,  H01L21/203 ,  H01L21/66 ,  H01L21/68

CPC classification number: H01L21/67167 ,  H01L21/67109 ,  H01L21/67253 ,  H01L21/67745

Abstract: 웨이퍼 하면의 파티클을 감지하는 웨이퍼 처리 방법 및 웨이퍼 처리 장치를 제공한다. 이 방법은 웨이퍼의 상면에 막을 증착시킨다. 상기 웨이퍼의 하면을 척의 상면에 흡착시킨다. 상기 하면에 일정 압력의 가스를 분출하여 상기 웨이퍼를 냉각시킨다. 상기 하면의 파티클의 존재 여부를 감지한다. 상기 압력이 설정 범위를 벗어나면 상기 파티클이 존재하는 것으로 감지한다. 이에 의하면 웨이퍼에 대한 공정이 종료된 후 웨이퍼를 냉각시키고 파티클 유무를 감지한다. 파티클 감지에 따른 시간을 절약할 수 있고, 후속 공정에서 파티클에 따른 오염 및 비가동시간을 감소시킬 수 있다.
웨이퍼, 파티클, 하면, 냉각, 세척

公开(公告)号：KR1020060089002A

公开(公告)日：2006-08-08

申请号：KR1020050010059

申请日：2005-02-03

Applicant: 삼성전자주식회사

Inventor： 박재성 ,  박승배

IPC: H01L21/205

CPC classification number: C23C16/45565 ,  C23C16/45568

Abstract: 본 발명은 샤워헤드의 바디 내부에 설치되어 반응가스를 분배하는 배플 플레이트의 장착 구조를 개선한 반도체 제조장치의 샤워헤드에 관한 것이다. 본 발명의 샤워헤드는 공정가스가 유입되는 유입포트를 갖는 상판과, 복수의 분사공이 형성된 하판그리고 내부에 상기 공정가스가 유입 확산되는 내부공간을 갖는 바디와; 상기 유입포트와 소정 간격을 두고 상기 바디 내부에 설치되는 배플 플레이트; 및 상기 배플 플레이트를 상기 바디에 탈착식으로 고정하기 위한 고정부재를 포함하되; 상기 고정부재는 상기 바디의 상판 저면으로부터 돌출되어 형성되는 복수개의 L자 형상의 끼움돌기와; 상기 배플 플레이트에 형성되는 그리고 상기 끼움돌기가 끼워진 상태에서 일방향으로 회전 움직임에 의해 상기 끼움돌기가 고정되는 끼움홈을 갖는다.

公开(公告)号：KR1020070038233A

公开(公告)日：2007-04-10

申请号：KR1020050093317

申请日：2005-10-05

Applicant: 삼성전자주식회사

Inventor： 윤재만 ,  박동건 ,  이강윤 ,  이충호 ,  김봉수 ,  박승배 ,  서형원 ,  김성구

IPC: H01L21/336 ,  H01L27/108

CPC classification number: H01L29/66666 ,  H01L21/823885 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는 회로 소자 및 제조 방법을 제시한다. 본 발명에 따르는 회로 소자는, 주변 회로 영역 좌 우에 셀 영역들이 설정된 반도체 기판 상에 열 방향으로 교번적으로 반대 방향으로 셀 영역에까지 행 방향으로 연장되는 바닥 액티브 영역들, 필러(pillar) 형태로 돌출되되 행 방향으로 열지어 배열된 채널 필러(channel pillar)들, 게이트 유전층을 수반하여 채널 필러에 부착된 게이트들, 바닥 액티브 영역들을 따라 연장되는 매몰 비트 라인들, 게이트의 측면에 접촉하여 바깥으로 연장되어 게이트들 일부가 공통되게 상호 연결하는 주변 회로 구성을 위한 국부적 연결 배선들, 채널 필러들 상면에 전기적으로 연결되거나 국부적 연결 배선에 연결되는 신호 배선들, 및 국부적 연결 배선을 매몰 비트 라인에 전기적으로 접속시키거나 신호 배선을 전기적으로 연결하는 주변 회로 구성을 위한 연결 콘택들을 포함하여 구성될 수 있다.
수직형 트랜지스터, 필러, 오픈 비트 라인, SA, EQ

公开(公告)号：KR1020120068392A

公开(公告)日：2012-06-27

申请号：KR1020100129999

申请日：2010-12-17

Applicant: 삼성전자주식회사

Inventor： 양상렬 ,  황기현 ,  박승배 ,  김진균 ,  이웅 ,  지정근 ,  최지훈

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11556 ,  H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/7926

Abstract: PURPOSE: A method for manufacturing a non-volatile memory device and a contact plug of a semiconductor device are provided to prevent defects when a gate electrode is formed by forming a sidewall insulating layer in a channel region. CONSTITUTION: Interlayer sacrificial layers and interlayer dielectric layers(160) are alternatively laminated on a substrate. First openings are formed while being connected to the substrate passing through the interlayer sacrificial layers and the interlayer dielectric layers. Sidewall insulating layers(120) having different thicknesses according to a height from the substrate are formed on sidewalls of the first openings. Channel regions(130) are formed on the sidewall insulating layers.

Abstract translation: 目的：提供一种用于制造半导体器件的非易失性存储器件和接触插塞的方法，以通过在沟道区域中形成侧壁绝缘层来形成栅电极时的缺陷。 构成：层间牺牲层和层间电介质层（160）交替层压在基底上。 在连接到通过层间牺牲层和层间电介质层的基板上形成第一开口。 在第一开口的侧壁上形成具有与基板的高度不同的厚度的侧壁绝缘层（120）。 通道区域（130）形成在侧壁绝缘层上。

公开(公告)号：KR1020070047069A

公开(公告)日：2007-05-04

申请号：KR1020050103795

申请日：2005-11-01

Applicant: 삼성전자주식회사

Inventor： 김성구 ,  박동건 ,  윤재만 ,  박승배 ,  이강윤 ,  이충호 ,  김봉수 ,  서형원

IPC: H01L21/336

Abstract: 공정마진을 개선시킨 수직 트랜지스터를 구비한 반도체 메모리 소자 및 그 제조방법을 개시한다. 반도체 메모리소자의 제조방법은 먼저, 반도체 기판상에 패드 산화막과 제1방향으로 연장되는 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴을 이용하여 필라 구조물을 형성한다. 상기 필라구조물은 상기 반도체 기판에 상기 제1방향으로 서로 이격되어 상기 반도체 기판상에 배열되고 그의 내부에 제1불순물영역이 형성된 바디와, 상기 바디상에 상기 제1방향과 교차하는 제2방향으로 서로 이격되어 배열되는 다수의 필라를 구비한다. 이어서, 상기 필라의 측면을 둘러싸는 게이트 절연막 및 게이트 전극을 형성한다. 상기 바디 상부에 제1방향으로 배열되어, 상기 게이트전극의 측면과 콘택되는 워드라인을 형성한다. 상기 필라의 상부 표면에 제2불순물 영역을 형성한다. 상기 제2불순물 영역과 전기적으로 연결되며, 상기 필라상부에 배치되는 스토리지 노드전극을 형성한다.

公开(公告)号：KR1020040063587A

公开(公告)日：2004-07-14

申请号：KR1020030001061

申请日：2003-01-08

Applicant: 삼성전자주식회사

Inventor： 박재성 ,  이승배 ,  박승배

IPC: H01L21/205

Abstract: PURPOSE: Semiconductor fabricating equipment is provided to reduce generation of particles caused by friction between a cover and a plate by interposing a buffer unit made of Teflon between the cover and the plate that are formed of a metal material. CONSTITUTION: A predetermined process is performed in a process chamber(100) including a cover(140) and a body. A target is placed on a susceptor(300) positioned in the process chamber. Injection holes for injecting gas to the target are formed in a shower head(220) made of a metal material such that the shower head is positioned in the process chamber to confront the susceptor. A plate(240) of a metal material uniformly distributes the gas induced through a gas induction hole formed in the cover, positioned between the cover and the shower head. A buffer unit(260) made of a nonmetallic material is interposed between the plate and the cover to prevent the plate and the cover from directly contacting each other.

Abstract translation: 目的：提供半导体制造设备，通过在由金属材料形成的盖和板之间插入由Teflon制成的缓冲单元来减少由盖和板之间的摩擦引起的颗粒的产生。 构成：在包括盖（140）和主体的处理室（100）中执行预定的处理。 将目标放置在位于处理室中的基座（300）上。 在由金属材料制成的淋浴喷头（220）中形成用于向目标物喷射气体的喷射孔，使得喷淋头位于处理室中以面对基座。 金属材料的板（240）均匀地分配通过形成在盖中的气体感应孔而引导的气体，位于盖和淋浴喷头之间。 由非金属材料制成的缓冲单元（260）插入在板和盖之间，以防止板和盖彼此直接接触。

公开(公告)号：KR1020000065398A

公开(公告)日：2000-11-15

申请号：KR1019990011631

申请日：1999-04-02

Applicant: 삼성전자주식회사

Inventor： 박승배

IPC: H01L21/324

Abstract: PURPOSE: An apparatus for a rapid thermal processing(RTP) is provided to shorten a manufacturing process by performing a thermal process regarding two semiconductor wafers. CONSTITUTION: An apparatus for a rapid thermal processing(RTP) comprises a chamber(200), a boundary wall, a heater, a first holder and a second holder. The chamber has an outer wall having a quadrilateral section. The boundary wall divides the chamber into first and second regions, connected to both side surfaces of the outer wall. The heater heats a semiconductor device, established on the boundary wall and outer wall. The first holder holds the semiconductor device, provided in the first region of the chamber. The second holder holds the semiconductor device, provided in the second region of the chamber. When a thermal process is performed in the chamber, two semiconductor devices are thermally processed simultaneously.

Abstract translation: 目的：提供一种用于快速热处理（RTP）的设备，通过执行关于两个半导体晶片的热处理来缩短制造过程。 构成：用于快速热处理（RTP）的装置包括室（200），边界壁，加热器，第一保持器和第二保持器。 该室具有一个具有四边形截面的外壁。 边界壁将室分隔成连接到外壁两侧表面的第一和第二区域。 加热器加热建立在边界壁和外壁上的半导体器件。 第一保持器保持设置在腔室的第一区域中的半导体器件。 第二保持器保持设置在腔室的第二区域中的半导体器件。 当在腔室中进行热处理时，两个半导体器件被同时热处理。

公开(公告)号：KR1020000056853A

公开(公告)日：2000-09-15

申请号：KR1019990006551

申请日：1999-02-26

Applicant: 삼성전자주식회사

Inventor： 박승배 ,  김원우 ,  박윤세 ,  정용화

IPC: H01L21/00

Abstract: PURPOSE: A radio frequency chamber is provided to easily remove particles generated during performing a process and make it possible to use a chamber for a long-term, thereby decreasing the maintenance cost and conservation cost of the chamber. CONSTITUTION: A radio frequency chamber(100) comprises: a body having a region for generating a plasma; a wafer holder(104) established inside the body, for holding a wafer(102); an inlet into which a process gas is introduced; a coil(106) established at the side wall of the body outside the body, for generating a high frequency; a plasma shield(108) made of quartz, established within the body, for forming the plasma region; and a circular permanent magnet installed at an external surface(108a) of the plasma shield, for forming an electrostatic force and allowing a byproduct generated during a process to be attached inside the body.

Abstract translation: 目的：提供无线电频率室以容易地去除在执行过程中产生的颗粒，并且可以长期使用室，从而降低室的维护成本和节约成本。 构成：射频室（100）包括：具有用于产生等离子体的区域的主体; 建立在体内的用于保持晶片（102）的晶片保持器（104）; 引入工艺气体的入口; 建立在身体外部的侧壁的线圈（106），用于产生高频; 建立在体内的用石英制成的等离子体屏蔽件（108），用于形成等离子体区域; 以及安装在所述等离子体屏蔽件的外表面（108a）处的用于形成静电力并允许在工艺期间产生的副产物附接到所述主体内的圆形永磁体。

公开(公告)号：KR1020000020986A

公开(公告)日：2000-04-15

申请号：KR1019980039874

申请日：1998-09-25

Applicant: 삼성전자주식회사

Inventor： 박승배 ,  지연홍 ,  박윤세

IPC: H01L21/3065

Abstract: PURPOSE: A plasma etching equipment for manufacturing a semiconductor device is provided to prevent a uniformity from reducing. CONSTITUTION: A dry etching process using an etching gas of a plasma state is performed in an etching chamber(10). A plurality of electrodes are provided within the etching chamber. A start point(32) and an end point(34) of a coil(30) are located on same vertical line and spaced at predetermined interval. The coil is wound on the etching chamber. The coil indicate a sinewave curve. The coil has a diameter of 14mm to 18mm. The coil is wound on the inside wall or the outside wall of the etching chamber. The coil is wound once. Thereby, a uniform plasma is formed at the interior of the etching chamber, so that a lowering of the uniformity is prevented.

Abstract translation: 目的：提供一种用于制造半导体器件的等离子体蚀刻设备，以防止均匀性降低。 构成：在蚀刻室（10）中进行使用等离子体状态的蚀刻气体的干式蚀刻工艺。 在蚀刻室内设有多个电极。 线圈（30）的起点（32）和端点（34）位于相同的垂直线上并以预定的间隔隔开。 线圈缠绕在蚀刻室上。 线圈表示正弦波曲线。 线圈的直径为14mm至18mm。 线圈缠绕在蚀刻室的内壁或外壁上。 线圈缠绕一次。 因此，在蚀刻室的内部形成均匀的等离子体，从而防止均匀性的降低。