-
公开(公告)号：KR1020100065033A
公开(公告)日：2010-06-15
申请号：KR1020090027619
申请日：2009-03-31
Applicant: 한국전자통신연구원
IPC: H01L31/10 , H01L21/02 , H01L21/265
CPC classification number: H01L31/18 , H01L31/02366 , H01L31/0288
Abstract: PURPOSE: A method for forming a compound semiconductor device including a diffusion area is provided to implement a dopant diffusion area with high reliability and re-productivity by stabilizing a boundary of the dopant diffusion area. CONSTITUTION: An undoped compound semiconductor layer is formed on a substrate. A dopant element layer is formed on the undoped compound semiconductor layer(S200). A dopant diffusion area is formed by diffusing the dopants from the dopant element layer to the undopped compound semiconductor layer by an annealing process(S210). A rapid cooling process is performed on the substrate with the dopant diffusion area using liquid nitrogen(S215).
Abstract translation: 目的：提供一种形成包括扩散区域的化合物半导体器件的方法，通过稳定掺杂剂扩散区域的边界来实现高可靠性和再生产率的掺杂剂扩散区域。 构成：在衬底上形成未掺杂的化合物半导体层。 在未掺杂的化合物半导体层上形成掺杂剂元素层（S200）。 通过退火处理将掺杂剂掺杂剂从掺杂剂元素层扩散到未掺杂的化合物半导体层来形成掺杂剂扩散区域（S210）。 使用液氮在具有掺杂剂扩散区域的基板上进行快速冷却处理（S215）。
-
公开(公告)号：KR100871894B1
公开(公告)日：2008-12-05
申请号：KR1020080059660
申请日：2008-06-24
Applicant: 한국전자통신연구원
Abstract: 본 발명은 일반적인 4-트랜지스터 씨모스 이미지센서의 구조에 있어서 기존의 구조와는 달리 픽셀내의 트랜스퍼 트랜지스터가 포토 다이오드의 리셋 및 트랜스퍼 동작 시, 구동 전압이나 구동 방법과 상관없이, 트랜스퍼 트랜지스터의 턴온 전압에 영향을 받지 않는 채널과 분리된 공핍영역이 존재하도록 픽셀구조를 변경함으로써 트랜스퍼 트랜지스터의 동작조건 변화 및 픽셀간 특성의 불일치에 의해 발생하는 암전류 및 고정 패턴(fixed pattern) 잡음을 감소시키는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 이미지 센서는, 포토다이오드에서 생성된 광 유발 전하를 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광 픽셀에서 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 공핍영역이 존재하도록, 즉 다시 말해 유사 핀치오프 상태로 동작하도록, 상기 트랜스퍼 트랜지스터에서 포토다이오드에 근접한 게이트 절연막의 두께보다 확산 노드쪽 절연막이 더 두꺼운, 즉 트랜스퍼 트랜지스터의 절연막이 단이 지거나 점진적인 두께 변화를 가지는 구조이거나, 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 기판의 도핑 물질과 전기적으로 동일한 물질을 이용하여 포켓/할로 임플란트를 한 구조를 포함하는 것을 특징으로 한다.
CMOS, CIS, 이미지 센서, 핀치-오프(pinch off), 암전류(dark current), 고정 패턴 잡음(fixed pattern noise)-
公开(公告)号：KR1020050065892A
公开(公告)日：2005-06-30
申请号：KR1020030097052
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L25/065
Abstract: 본 발명은 패키지 기술에 관한 발명이다. 특히 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법에 관한 발명이다.
본 발명은 실리콘 기판과 같은 집적회로 원판(집적회로층)과 세라믹 기판과 같은 수동소자 적층판(수동소자층)을 정렬하여 쌓은 후 절단하는 방법으로 집적화 모듈을 얻는 방법으로, 집적형 프론트-앤드 송수신기 제작 등에 이용될 수 있다. 수동소자층에서는 안테나, 분배기, 결합기, 듀플렉서 등과 같은 수동소자를 집적화함으로써 전파의 송수신, 원하는 신호를 필터링, 높은 Q값의 인덕터 제공하는 등의 기능을 수행한다. 집적회로층은 신호의 증폭, 변조 등의 신호 처리를 하는 기능을 제공한다. 본 발명은 수동소자층과 능동소자층을 같이 집적하여 초소형의 구조가 가능하게 하고, 정렬하여 쌓은 후에 절단함으로써 개개 블록마다 별도의 RF 패키지 처리 또는 신호의 연결선 개수를 줄일 수 있어 블록 단가를 크게 낮출 수 있음을 특징으로 한다.-
24.发明授权ＳｉＧｅ 이종접합 바이폴라 트랜지스터를 이용하여개선된 Ｑ-인자 특성을 갖는 버렉터 및 그 제조 방법 失效SiGe이종접합바이폴라트랜터터터를이용하여개선된Q-인자특성을갖는버렉터및그제조방Si
公开(公告)号：KR100425578B1
公开(公告)日：2004-04-03
申请号：KR1020010057175
申请日：2001-09-17
Applicant: 한국전자통신연구원
IPC: H01L29/73
CPC classification number: H01L29/66174 , H01L29/66242 , H01L29/93
Abstract: A varactor includes a semiconductor substrate of a first conductivity type, a high-concentration buried collector region of a second conductivity type formed in an upper portion of the semiconductor substrate, a collector region of the second conductivity type formed on a first surface of the high-concentration buried collector region, a high-concentration collector contact region of the second conductivity type formed on a second surface of the high-concentration buried collector region, a high-concentration silicon-germanium base region of the first conductivity type formed on the collector region, a metal silicide layer formed on the silicon-germanium base region, a first electrode layer formed to contact the metal silicide layer, and a second electrode layer formed to be electrically connected to the collector contact region.
Abstract translation: 变容二极管包括：第一导电类型的半导体衬底;形成在半导体衬底的上部中的第二导电类型的高浓度掩埋集电极区域;第二导电类型的集电极区域，形成在第一导电类型的高 浓集掩埋集电极区，在所述高浓度埋入集电极区的第二表面上形成的第二导电类型的高浓度集电极接触区，在所述集电极上形成的第一导电类型的高浓度硅锗基区 在硅 - 锗基区上形成的金属硅化物层，形成为与金属硅化物层接触的第一电极层以及形成为与集电极接触区电连接的第二电极层。
-
公开(公告)号：KR1020030024155A
公开(公告)日：2003-03-26
申请号：KR1020010057175
申请日：2001-09-17
Applicant: 한국전자통신연구원
IPC: H01L29/73
CPC classification number: H01L29/66174 , H01L29/66242 , H01L29/93
Abstract: PURPOSE: A varactor and a method for fabricating the same are provided to keep the q-factor characteristic in a good condition by using SiGe hetero junction bipolar transistor whose phase noise characteristic is better than others. CONSTITUTION: A n+ type buried collector region(301) is formed in a p type semiconductor substrate(300). A n type collector and n+ type collector contact region(302,303) are placed apart from each other by a device isolation layer(304). A p+ type external base region(315) is formed on the n type collector contact region. A p+ type SiGe base region(305) is formed on the p+ type external base region. A metal silicide layer(312) is formed on the p+ type SiGe base region(305). The first meal layer(309) formed on the exposed portion of the metal silicide layer is used as an anode electrode. A n+ type poly silicon layer(307) and metal silicide layer(312) are formed on the n+ type collector contact region in a sequence. The second metal layer formed on the exposed part of the metal silicide layer is used as a cathode electrode.
Abstract translation: 目的：提供变容二极管及其制造方法，通过使用相位噪声特性优于其他SiGe异质结双极晶体管来保持q因子特性处于良好状态。 构成：在p型半导体衬底（300）中形成n +型掩埋集电极区（301）。 n型集电极和n +型集电极接触区域（302,303）通过器件隔离层（304）彼此分开放置。 p型外部基极区域（315）形成在n型集电极接触区域上。 在p +型外部基极区域上形成p +型SiGe基极区域（305）。 在p +型SiGe基区（305）上形成金属硅化物层（312）。 形成在金属硅化物层的暴露部分上的第一餐层（309）用作阳极电极。 在n +型集电极接触区域上依次形成n +型多晶硅层（307）和金属硅化物层（312）。 形成在金属硅化物层的暴露部分上的第二金属层用作阴极电极。
-
Patent Agency Ranking
-
公开(公告)号：KR1020170105702A
公开(公告)日：2017-09-20
申请号：KR1020160028505
申请日：2016-03-09
Applicant: 한국전자통신연구원
Abstract: 전자장치및 그제어방법이개시된다. 본발명의다양한실시예들에따른전자장치는, 상기전자장치의주변에위치한대상객체의형상을판단하기위한펄스를제1 각도에따라출력하는출력모듈, 상기출력된펄스에대응하여, 상기대상객체로부터반사된펄스를수신하는수신모듈및 상기수신된펄스에기초하여상기전자장치와상기대상객체와의거리를판단하고, 상기제1 각도및 상기판단된거리를이용하여상기펄스가출력되는제2 각도를결정하고, 상기결정된제2 각도에따라상기펄스를출력하도록상기출력모듈을제어하는제어모듈을포함할수 있다.
Abstract translation: 公开了一种电子设备及其控制方法。 ，根据脉冲用于确定对应于所述输出脉冲位于所述电子设备到所述第一角度的目标对象的外周形状，所述对象的输出根据本发明，所述输出模块的各种实施例的电子设备 第二个是用于接收用于接收所述脉冲从所述物体反射的模块，以及基于所接收的脉冲确定所述电子设备与目标对象之间的距离，和所述脉冲通过使用所述第一角度和所确定的距离输出 以及控制模块，用于控制输出模块以确定角度并根据确定的第二角度输出脉冲。
-
公开(公告)号：KR1020140019984A
公开(公告)日：2014-02-18
申请号：KR1020120086230
申请日：2012-08-07
Applicant: 한국전자통신연구원
IPC: H01L31/107
CPC classification number: H01L31/18 , H01L31/02002 , H01L31/035272 , H01L31/107
Abstract: The present invention relates to an avalanche photodiode having a guard ring structure for reducing edge-breakdown thanks to an external voltage applied through a metal pad attached on the guard ring and a manufacturing method thereof. The avalanche photodiode having a guard ring structure includes: a plurality of semiconductor layers which are stacked on a substrate; an active area which is formed on part of the top of the semiconductor layers; a guard ring which is formed on the top of the semiconductor layers, is separated from the active area, and has a ring shape surrounding the active area; and a connection unit which is formed on the top of the semiconductor layers and is connected to the guard ring to apply an external voltage onto the guard ring. Therefore, the external voltage is applied onto the guard ring of the avalanche diode through the connection unit so that edge-breakdown can be reduced.
Abstract translation: 本发明涉及一种具有保护环结构的雪崩光电二极管及其制造方法，该保护环结构用于通过附着在防护环上的金属焊盘施加的外部电压来减少边缘击穿。 具有保护环结构的雪崩光电二极管包括：层叠在基板上的多个半导体层; 形成在半导体层顶部的一部分上的有源区; 形成在半导体层顶部的保护环与有源区分离，并且具有围绕有源区的环形形状; 以及连接单元，其形成在所述半导体层的顶部并连接到所述保护环，以将外部电压施加到所述保护环上。 因此，通过连接单元将外部电压施加到雪崩二极管的保护环上，从而可以减少边缘击穿。
-
公开(公告)号：KR1020130139162A
公开(公告)日：2013-12-20
申请号：KR1020130051216
申请日：2013-05-07
Applicant: 한국전자통신연구원
Abstract: Provided is a focal plane array (FPA) module capable of improving the quality of an obtained three-dimensional image by adjusting the interval and size of an array of optical detectors in the FPA module for obtaining a three-dimensional image. The FPA module for obtaining a three-dimensional image according to an embodiment of the present invention comprises multiple optical detectors which detect light reflected from a monitored object, wherein the multiple optical detectors are arranged at different intervals according to the location of the optical detectors.
Abstract translation: 提供了一种焦平面阵列（FPA）模块，其能够通过调整FPA模块中的光学检测器阵列的间隔和尺寸来获得三维图像来提高所获得的三维图像的质量。 根据本发明实施例的用于获得三维图像的FPA模块包括检测从被监视对象反射的光的多个光学检测器，其中根据光学检测器的位置以不同的间隔布置多个光学检测器。
-
公开(公告)号：KR101263310B1
公开(公告)日：2013-05-13
申请号：KR1020090026352
申请日：2009-03-27
Applicant: 한국전자통신연구원
IPC: H01L31/09 , H01L29/737
CPC classification number: Y02E10/50
Abstract: 광수신기및 그형성방법이제공된다. 광수신기는기판후면에집적된렌즈, 기판전면상의광검출기및 기판전면상의이종접합바이폴라트랜지스터를포함하되, 렌즈는입사되는광신호를집광하여광검출기에전송한다.
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.023 seconds)
