-
公开(公告)号：KR1020090040943A
公开(公告)日：2009-04-28
申请号：KR1020070106376
申请日：2007-10-23
Applicant: 한국전자통신연구원
IPC: G06F15/00
CPC classification number: G06F21/32
Abstract: An olfactory sense base authentication system and a method thereof for performing user personal authentication by sensing olfactory information of the body of a user are provided to sense the inherent olfactory sense bio-information of the body of the user. An olfactory sensor unit(10) senses the inherent olfactory sense bio-information of the body of user according to the sensing request control of a controller(50). A sensing vector generator produces a plurality of sensing vectors from sensing values which become with the digitalization [digitalize] provided from a plurality of olfactory sensors. A learning unit(20) reads the initial studying request control of the controller, the comparative object olfactory sense organism information vector and study frequency. The storage stores the learned comparative object olfactory sense organism information vector and the comparative object olfactory sense organism information vector learned with the study frequency and authenticator(30).
Abstract translation: 提供了一种用于通过感测用户身体的嗅觉信息进行用户个人认证的嗅觉感知基础认证系统及其方法，以感测用户的身体的固有的嗅觉感知生物信息。 嗅觉传感器单元（10）根据控制器（50）的感测请求控制来感测用户身体的固有嗅觉感知生物信息。 感测矢量发生器从多个嗅觉传感器提供的数字化[数字化]中获得的感测值产生多个感测向量。 学习单元（20）读取控制器的初始学习请求控制，比较对象嗅觉有机体信息向量和学习频率。 存储存储学习的比较对象嗅觉感知生物信息向量和与学习频率和认证者学习的比较对象嗅觉生物体信息向量（30）。
-
公开(公告)号：KR1020060126193A
公开(公告)日：2006-12-07
申请号：KR1020050047919
申请日：2005-06-03
Applicant: 한국전자통신연구원
CPC classification number: G08B13/19697 , G08B13/19608 , G08B13/2402
Abstract: A radio frequency identification device, a method and an apparatus for tracking the position of an object using the same are provided to track the travel path of the object by using an RFID tag having embedded sensors. An apparatus for tracking the position of an object includes an RFID(Radio Frequency IDentification) detector(110), an RFID reader(180), and a path analysis processor(190). The RFID detector includes a sensing unit and a detecting unit, which includes an RFID tag, an antenna, and a data converter. The RFID reader reads or writes data from or to the RFID tag. The antenna is configured to exchange data stored in the tag according to a predefined frequency and protocol. The RFID reader transmits the information of the tag to the path analysis processor. The path analysis processor determines the number of the RFID tags based on the sensed result from the RFID reader and unique identification information from a wireless recognition tag. Unique coordinate values are allocated to respective RFID sensing units according to the spatial distribution of the sensing units.
Abstract translation: 提供一种用于跟踪使用其的物体的位置的射频识别装置，方法和装置，以通过使用具有嵌入式传感器的RFID标签来跟踪对象的行进路径。 用于跟踪对象位置的装置包括RFID（射频识别）检测器（110），RFID读取器（180）和路径分析处理器（190）。 RFID检测器包括感测单元和检测单元，其包括RFID标签，天线和数据转换器。 RFID读取器从RFID标签读取或写入数据。 天线被配置为根据预定义的频率和协议来交换存储在标签中的数据。 RFID读取器将标签的信息传送到路径分析处理器。 路径分析处理器基于来自RFID读取器的感测结果和来自无线识别标签的唯一识别信息来确定RFID标签的数量。 根据感测单元的空间分布，将独特的坐标值分配给各个RFID感测单元。
-
公开(公告)号：KR100591243B1
公开(公告)日：2006-06-19
申请号：KR1020030096040
申请日：2003-12-24
Applicant: 한국전자통신연구원
IPC: G06F13/00
CPC classification number: G06F13/4027
Abstract: 본 발명은 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법에 관한 것으로, 고속의 병렬버스를 사용하는 시스템에 복수개의 저속 주변장치를 접속할 경우 저속 주변장치를 접속하기 위한 기존의 병렬 버스 시스템을 직렬 버스화 함으로써, 병렬 버스의 버스폭을 줄임과 동시에 저속 주변장치의 접속 응답 시간을 개선하고, 주변장치 연결 버스 시스템의 동시 천이 빈도를 줄여 전체 시스템의 성능을 향상할 수 있는 효과가 있다.
병렬 버스, 직렬 버스, 온-칩 직렬 주변장치 버스, 점대점 연결, 온-칩 직렬 주변장치 제어기-
公开(公告)号：KR1020050106656A
公开(公告)日：2005-11-11
申请号：KR1020040031656
申请日：2004-05-06
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 인터넷 프로토콜 백본(backbone)을 구성하는 라우터에 기지국들이 연결되어 있는 경우, 단말기의 이동에 따라 동적 클러스터 기반의 핸드오버를 제공하는 이동통신 시스템, 및 그 방법에 관한 것이다. 본 발명에 따르면, 각 기지국은 총괄 기지국이 되어 핸드오버를 관장함에 따라서 중앙 시스템을 별도로 둘 필요가 없고, 각 기지국이 총괄 역할을 수행할 수 있으며, 총괄 기지국이 클러스터 내의 주변 기지국들을 관장하게 되므로 동적 총괄 기지국과 클러스터 개념으로 라우터를 넘어가는 핸드오버도 가능하며, 또한, 무선에서 빔 형성을 사용하여 핸드오버 시에 생길 수 있는 기지국간 간섭을 감소시킬 수 있다.
-
公开(公告)号：KR1020050037317A
公开(公告)日：2005-04-21
申请号：KR1020030072806
申请日：2003-10-18
Applicant: 한국전자통신연구원
IPC: G06F12/00
Abstract: IBIS 모델에서의 시간계수 추출방법 및 SPICE 동작 모델 추출방법이 개시된다. 칩(chip)의 출력핀에 대한 IBIS(I/O Buffer Information Specificaton) 모델의 풀업(pullup) 트랜지스터 및 풀다운(pulldown) 트랜지스터의 상태를 각각 세 영역으로 구분한다. CMOS 인버터의 게이트-소스간의 전압변화에 따른 CMOS 인버터의 PMOS 및 NMOS의 상태를 각각 차단상태(cutoff), 포화상태(saturation) 및 선형상태(linear)로 구분하고 구분된 각각의 상태를 IBIS 모델의 풀업 트랜지스터 및 풀다운 트랜지스터 각각의 세 영역과 일대일 대응시킨다. 풀업 및 풀다운 트랜지스터의 세 영역과 일대일 대응되는 PMOS 및 NMOS의 각각의 상태에서의 드레인 전류값의 변화를 기초로 IBIS 모델의 풀업 트랜지스터 및 풀다운 트랜지스터의 시간에 따른 전류의 변화량을 나타내는 시간계수를 결정한다. 이로써, 한 쌍의 전압-시간 테이블이 주어지는 IBIS 모델로부터 정확한 시간계수 및 SPICE 동작모델을 추출할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100280817B1
公开(公告)日：2001-02-01
申请号：KR1019970065690
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H04L29/06
Abstract: 본 발명은 상호 연결망에서 점대점 연결 프로토콜 및 제어 방법에 관한 것으로, 특히 점대점 연결로 구성된 상호 연결망을 사용하는 병렬 컴퓨터에서 전용 진단 연결망이나 점대점 연결간의 부가적인 신호선 없이 노드의 분리 및 결합의 자동 인식을 지원하는 점대점 연결 프로토콜 및 제어방법에 관한 것이다.
일반적으로 병렬컴퓨터의 상호연결망에서는 시스템의 고가용도를 보장하기 위하여 무정지 상태에서 점대점 연결의 분리 및 결합을 지원한다. 이를 위하여 노드 또는 연결매체의 분리 여부를 감시 및 판단할 수 있도록 진단 전용 연결망을 별도로 구성하여 운영하거나, 점대점 연결간에 분리 및 결합을 표시하는 특수한 신호선을 정의하여 사용하고 있다. 하지만 상기의 경우에는 하드웨어 구성에 있어 추가적인 비용이 소요되는 단점이 있다. 본 발명은 병렬컴퓨터용 상호연결망 구성에 있어 하드웨어 구현 비용을 낮추고 진단 전용망이나 점대점 연결간의 특정 신호 사용 없이 점대점 연결의 분리 및 결합을 인식하는 프로토콜 및 그 제어 방법을 제공한다.-
公开(公告)号：KR1020000030955A
公开(公告)日：2000-06-05
申请号：KR1019980044348
申请日：1998-10-22
Applicant: 한국전자통신연구원
IPC: G06F15/76
Abstract: PURPOSE: A single chip multi-processing microprocessor having exclusive synchronization register file is provided to improve the performance of the system using the single chip multi-processing microprocessor by preventing busy-retry generated in the internal bus and external matching. CONSTITUTION: A microprocessor has a plurality of instruction level parallelism(ILP) processor, an internal bus(30) for connecting the ILP processors(10), and an exclusive synchronization register file(20) having multiple ports for performing the synchronization instruction by simultaneously accessing to the ILP processor. Since the exclusive synchronization register file stores locking variables temporarily, the address conversion and memory access possibly generated while performing the general synchronization instruction by performing a synchronization instruction for a locking variable.
Abstract translation: 目的：提供具有独占同步寄存器文件的单芯片多处理微处理器，通过防止内部总线产生的繁忙重试和外部匹配来提高使用单芯片多处理微处理器的系统性能。 构成：微处理器具有多个指令级并行（ILP）处理器，用于连接ILP处理器（10）的内部总线（30）和具有用于同时执行同步指令的多个端口的排他同步寄存器文件（20） 访问ILP处理器。 由于独占同步寄存器文件临时存储锁定变量，所以通过执行锁定变量的同步指令来执行通用同步指令时可能产生地址转换和存储器访问。
-
公开(公告)号：KR1019990047333A
公开(公告)日：1999-07-05
申请号：KR1019970065690
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H04L29/06
Abstract: 본 발명은 상호 연결망에서 점대점 연결 프로토콜 및 제어 방법에 관한 것으로, 특히 점대점 연결로 구성된 상호 연결망을 사용하는 병렬 컴퓨터에서 전용 진단 연결망이나 점대점 연결간의 부가적인 신호선 없이 노드의 분리 및 결합의 자동 인식을 지원하는 점대점 연결 프로토콜 및 제어방법에 관한 것이다.
일반적으로 병렬컴퓨터의 상호연결망에서는 시스템의 고가용도를 보장하기 위하여 무정지 상태에서 점대점 연결의 분리 및 결합을 지원한다. 이를 위하여 노드 또는 연결매체의 분리 여부를 감시 및 판단할 수 있도록 진단 전용 연결망을 별도로 구성하여 운영하거나, 점대점 연결간에 분리 및 결합을 표시하는 특수한 신호선을 정의하여 사용하고 있다. 하지만 상기의 경우에는 하드웨어 구성에 있어 추가적인 비용이 소요되는 단점이 있다. 본 발명은 병렬컴퓨터용 상호연결망 구성에 있어 하드웨어 구현 비용을 낮추고 진단 전용망이나 점대점 연결간의 특정 신호 사용 없이 점대점 연결의 분리 및 결합을 인식하는 프로토콜 및 그 제어 방법을 제공한다.-
公开(公告)号：KR100205062B1
公开(公告)日：1999-06-15
申请号：KR1019960043443
申请日：1996-10-01
Applicant: 한국전자통신연구원
IPC: G06F15/16
CPC classification number: H04L49/1576 , H04L45/00 , H04L45/583 , H04L49/101 , H04L49/256 , H04L49/30 , H04L49/45
Abstract: 본 발명은 병렬처리 컴퓨터의 상호연결망을 구성하는 라우팅 스위치에 관련된 것으로서, 그 목적은 계층구조의 뛰어난 확장성과 바이트 슬라이스 개념을 통해 데이터 폭에 대한 뛰어난 확정성을 제공하는 데에 있다. 그 특징은 소정개수의 입력제어수단에서는 각각 하나씩의 입력포트들과 각 입력 데이터에 대한 조작들을 제어하고, 경로제어수단에서는 데이터 전송요구에 따른 해당 데이터를 해당 출력제어수단에 출력하고, 소정개수의 출력제어수단예서는 각각 하나씩의 출력포트들을 제어하여 출력 데이터를 출력 포트로 출력한다. 본 발명은 라우팅 스위치의 재설계나 재제작의 필요없이 라우팅 스위치의 단순한 추가로 뛰어난 데이터 확장성을 제공할 수 있다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019990016055A
公开(公告)日：1999-03-05
申请号：KR1019970038477
申请日：1997-08-12
Applicant: 한국전자통신연구원
IPC: G06F15/16
Abstract: 본 발명은 다수의 주프로세서 및 보조 프로세서를 갖는 프로세서의 구조 및 보조 프로세서 공유 방법에 관한 것으로, 보조 프로세서 명령 수행시 예외 상황이 발생한 경우에는 대피 레지스터 화일을 이용하여 주프로세서가 보조 프로세서 명령을 입력할 때 레지스터 화일 상태를 보존하고 이후에 보조 프로세서로부터 예외 상황 발생 통보가 오면 보존된 상태로 되돌리는 방법을 사용하였다. 또한 상대적으로 작고 주프로세서가 빈번하게 사용되는 일차 캐시 사용에 따라 캐시 효율이 저하되는 문제점을 해결하기 위하여 일차 캐시 바이패스 기능을 제안하고, 주프로세서가 보조 프로세서로 명령어를 전송할 경우 수행 속도가 저하되는 문제점을 해결하기 위하여 별도의 레지스터 화일을 제공하여 프로세서의 병렬성을 높이고 효율성을 향상시킬 수 있는 다수의 주프로세서 및 보조 프로세서를 갖는 프로세서의 구조 및 보조 프로세서 공유 방법이 제시된다.
-
-
-
-
-
-
-
-
-
Search Results
97
records
(took 0.054 seconds)
