-
公开(公告)号：KR100275540B1
公开(公告)日：2000-12-15
申请号：KR1019970048320
申请日：1997-09-23
Applicant: 한국전자통신연구원
IPC: H01L29/70
CPC classification number: H01L29/1602 , H01L29/16 , H01L29/66242 , H01L29/66287 , H01L29/732 , H01L29/7378
Abstract: PURPOSE: A super self-aligned bipolar transistor and a method for manufacturing the same are provided to minimize a parasitic resistance by using a polysilicon thin film and a metal silicide thin film. CONSTITUTION: A conductive buried collector(3) is formed locally on a semiconductor substrate(3a,3b). The first insulating layer(3e), the second insulating layer(3f), and a conductive base thin film are laminated sequentially on the conductive buried collector(3). The conductive buried collector(3) is exposed from a device active region defined on the conductive buried collector(3). A single crystal semiconductor field thin film is formed on a field region. The first insulating layer(3e) is formed at the first insulating layer(3e), the second insulating layer(3f), and a sidewall of the conductive base electrode thin film. A signal crystal collector thin film is formed on the exposed buried collector(3). A conductive base thin film is formed on the conductive base electrode thin film. The third insulating layer(3i) is patterned to expose the base thin film. A conductive emitter thin film is formed on the exposed base thin film. The conductive emitter thin film is isolated from the base electrode thin film. A metal silicide layer is formed the exposed base thin film and the emitter thin film. The fourth insulating layer(3k) is applied thereon.
Abstract translation: 目的：提供超自对准双极晶体管及其制造方法，以通过使用多晶硅薄膜和金属硅化物薄膜使寄生电阻最小化。 构成：在半导体衬底（3a，3b）上局部形成导电性埋地集电体（3）。 第一绝缘层（3e），第二绝缘层（3f）和导电性基底薄膜依次层叠在导电性埋地集电体（3）上。 导电掩埋集电极（3）从限定在导电性埋地集电体（3）上的器件有源区域露出。 在场区域上形成单晶半导体场薄膜。 第一绝缘层（3e）形成在第一绝缘层（3e），第二绝缘层（3f）和导电基极电极薄膜的侧壁上。 在暴露的埋地收集器（3）上形成信号晶体集电极薄膜。 导电性基底薄膜形成在导电性基极薄膜上。 将第三绝缘层（3i）图案化以暴露基底薄膜。 在暴露的基底薄膜上形成导电发射体薄膜。 导电发射极薄膜与基极薄膜隔离。 金属硅化物层形成为暴露的基底薄膜和发射极薄膜。 第四绝缘层（3k）施加在其上。
-
公开(公告)号：KR100268172B1
公开(公告)日：2000-10-16
申请号：KR1019970064804
申请日：1997-11-29
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: PURPOSE: A magnetic field effect dual-junction bipolar transistor device is provided to improve the high speed operation characteristic of the device by giving force through the magnetic field effect in the proper direction shifting to the collector thin film from the emitter thin film through the base thin film. CONSTITUTION: A magnetic field layer(202) is formed to shift electrons to outer terminal, a sub-collector layer(204) is formed on a part of the magnetic field layer selected, a metal resistant collector electrode(211) is for connecting the sub-collector and the magnetic field layer electrically, a collector layer(205) is formed on the selected part of the sub-collector layer, a base layer thin film(206) is formed on the selected part of the collector layer, a metal resistant base electrode(210) is electrically connected to the base layer and formed on the selected part of the base. An emitter layer(207) is formed on the selected part of the base layer. An emitter cap layer thin film(208) is formed on the selected part of the emitter layer. A metal resistant emitter electrode(209) is formed on the selected part of the emitter cap layer, electrically connected to the emitter cap layer. An electrode wiring is formed to connect each metal electrode to outside.
Abstract translation: 目的：提供一种磁场效应双结双极晶体管器件，通过施加通过磁场效应的方向来提高器件的高速工作特性，其方向是从发射极薄膜通过基极向集电极薄膜移动 薄膜。 构成：形成磁场层（202）以将电子移动到外部端子，在所选择的磁场层的一部分上形成副集电极层（204），金属电阻集电极（211）用于将 子集电极和磁场层，在副集电极层的选定部分上形成集电体层（205），在集电体层的选定部分形成基极薄膜（206），金属 电阻基极（210）电连接到基底层并形成在基底的所选部分上。 发射极层（207）形成在基极层的选定部分上。 发射极层薄膜（208）形成在发射极层的选定部分上。 金属发射电极（209）形成在发射极盖层的选定部分上，电连接到发射极盖层。 形成电极布线以将每个金属电极连接到外部。
-
公开(公告)号：KR100249785B1
公开(公告)日：2000-03-15
申请号：KR1019970058836
申请日：1997-11-07
Applicant: 한국전자통신연구원
Abstract: 본 발명은 광 소자와 전자 소자를 동일 기판상에 형성하고 결합하여 광 통신 시스템 등에서 전송된 광 신호를 직접 전기 신호로 변환시킬 수 있는 결합 소자의 구조에 관한 것으로, 기존의 광 소자와 전자 소자의 경우에는 각각의 광소자와 전자 소자를 별도로 제작, 패키지하여 모듈로 만들어서 결합하거나 또는 와이어 본딩 등을 이용하여 함께 패키지하는 방법을 이용하였으나 본원 발명은 기판의 일측에 전자 소자로서 이종접합 쌍극자 트랜지스터를 제조하고, 기판의 타측에 광 소자로서 PIN 광 다이오드를 제조하여 서로 전기적으로 연결한 구성을 가지고 있다. 따라서 본원 발명은 전자 소자와 광 소자의 결합, 연결 과정에서 발생하는 각종 기생 성분을 제거할 수 있어 소자의 성능을 향상시킬 수 있다.
-
公开(公告)号：KR100216510B1
公开(公告)日：1999-08-16
申请号：KR1019960055706
申请日：1996-11-20
Applicant: 한국전자통신연구원 , 주식회사 에이스테크놀로지
IPC: H01L21/8222
Abstract: 본 발명은 컬렉터가 얇은 바이폴라 트랜지스터와 두꺼운 바이폴라 트랜지스터를 동일한 기판상에 구현하기 위한 바이폴라 트랜지스터의 컬렉터 제조 방법에 관한 것이다. 바이폴라 트랜지스터의 동작속도, 전류구동능력 및 항복전압(Breakdown voltage)은 컬렉터의 농도 및 두께와 밀접한 관계가 있다. 컬렉터의 불순물 농도가 동일한 경우, 컬렉터가 얇으면 속도 특성이 향상되는 반면 항복전압은 낮아지고 반대로 두꺼우면 속도특성은 나빠지지만 항복전압은 증가하는 상관 관계가 있다. 기존의 방법으로는 컬렉터가 얇은 고속 트랜지스터와 컬렉터가 두꺼운 고출력 트랜지스터를 동일한 기판상에 제작하는데 어려움이 있었다. 본 발명은 컬렉터 박막이 성장될 부분에 트렌치를 형성하고 측벽절연막을 형성한 다음 컬렉터 박막을 선택적으로 성장시키는 방법을 사용함으로써 종래의 방법과 병행하여 컬렉터의 두께가 서로 다른 트랜지스터를 동일 웨이퍼 상에 구현할 수 있도록 하였다. 본 발명의 효과로 고속 트랜지스터와 고출력 트랜지스터를 동일 췹에 구현할 수 있으므로 고출력이 요구되는 고속 IC(Integrated Circuit)나 고출력 전력증폭기와 고속 IC가 집적화된 RF 모듈등의 제작이 용이해져 제품의 가격 경쟁력이 향상될 것이다.
-
公开(公告)号：KR100211981B1
公开(公告)日：1999-08-02
申请号：KR1019960063597
申请日：1996-12-10
IPC: H01L21/331
Abstract: 본 발명은 얇은 컬렉터(collector)와 두꺼운 컬렉터를 동일한 기판상에 형성하는 바이폴라 트랜지스터의 컬렉터 제조방법에 관한 것으로서, 얇은 컬렉터 영역과 두꺼운 컬렉터 영역을 정의하고 선택적 단결정 박막 성장법을 이용하여 컬렉터 박막을 동시에 성장한 후, 얇은 컬렉터 영역에 선택적으로 이온주입하고, 다시 선택적 단결정 박막 성장법을 이용하여 컬렉터 박막을 성장함으로써 이온 주입된 영역에는 얇은 컬렉터가, 이온 주입되지 않은 영역에는 두꺼운 컬렉터가 형성되도록 하여 컬렉터의 두께가 서로 다른 트랜지스터를 동일 기판상에 형성할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100205024B1
公开(公告)日：1999-07-01
申请号：KR1019950052693
申请日：1995-12-20
IPC: H01L29/70
CPC classification number: H01L29/66242 , H01L29/7378 , Y10S148/072
Abstract: 본 발명은 폴리사이드 베이스 전극과 선택적 박막 성장법을 사용한 초자기정렬 바이폴러 트랜지스터 장치 및 제조방법에 관한 것으로서, 특히 선택적 박막 성장을 이용하여 소자 격리를 위한 트랜치를 배제하고 실리사이드 베이스 전극을 사용하므로써, 소자 크기를 최소화하고 공정을 단순화 하면서 소자 특성을 향상시킬 수 있도록 하며, 칩(Chip) 상에 소자 격리 영역을 제거하고 또한 이온 주입 소자격리 등에 따른 단점 등을 제거할 수 있으며, 컬렉터-베이스 간의 기생용량을 작게 조절할 수 있고 또한 베이스-에미터간을 자기 정렬함으로써 에미터-베이스간의 기생용량 및 베이스 기생저항을 크게 감소시켜 소자의 고주파 대역에서의 동작 특성을 개선하는 특징이 있다.
-
公开(公告)号：KR1019990034150A
公开(公告)日：1999-05-15
申请号：KR1019970055648
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/331
Abstract: 본 발명은 초자기 정렬(super-self-aligned) 쌍극자 트랜지스터(bipolar transistor) 제조 방법에 관한 것이다. 종래 쌍극자 트랜지스터 제조방법에서 베이스 에피 박막을 성장한 후에 측벽 산화규소막을 형성함으로써 발생되는 건식 식각으로 인한 에미터-베이스 계면 손상을 방지하기 위해, 본 발명에서는 측벽 질화규소막을 먼저 형성한 후 베이스 박막을 성장함으로써, 에미터-베이스 접합 누설 전류를 줄이고, 한편 이로 인한 고속 고주파 동작 특성의 저하를 방지할 수 있으며, 베이스-컬렉터 접합 용량을 이론적인 한계로 최소화 시킬 수 있는 고속 고주파 성능이 우수한 트랜지스터 제조 공정 방법을 제공한다.
-
公开(公告)号：KR100163739B1
公开(公告)日：1998-12-01
申请号：KR1019940031325
申请日：1994-11-26
IPC: H01L29/68
Abstract: 본 발명은 컴퓨터나 통신기기 등의 차세대 고속 정보처리 시스템에 널리 이용되고 있는 고속 쌍극자(bipolar) 트랜지스터에 관한 것으로서, 실리콘 에미터 전극을 선택적 단결정 과성정(epitaxial lateral overgrowth)하여 에미터와 베이스가 자기정렬되게 하고 금속성 박막을 이용하여 베이스 기생저항을 크게 감소시킨 쌍극자 트랜지스터 제조방법에 관한 것이다.
본 발명은 비활성 베이스로 금속성 박막인 티타늄 실리사이드를 사용하기 때문에 소자의 기생 베이스 저항이 작으며, 에미터와 베이스를 자기정렬시킴으로서 재현성이 높고 소자의 크기를 줄여 직접도를 높일 수 있는 장점이 있다.-
公开(公告)号：KR100149434B1
公开(公告)日：1998-10-01
申请号：KR1019940036365
申请日：1994-12-23
IPC: H01L29/06
Abstract: 본 발명에서는 컬렉터(2-4)가 절연막(2-3)에 의해 격리가 되므로 종래의 도랑격리와 같은 소자간의 격리공정이 불필요해져 생략가능하고, 에미터, 베이스, 컬렉터의 면적이 거의 같아져서 베이스-컬렉터간의 기생용량 뿐만아니라 에미터-베이스간의 자기 정렬되어 종래의 초자기정렬 장점이 본 발명에도 그대로 있으며, 본 발명에서는 소자격리공정이 제거되므로써 소자의 면적을 더욱 줄일 수 있으며 동시에 공정도 더욱 단순해졌다.
-
公开(公告)号：KR1019980047250A
公开(公告)日：1998-09-15
申请号：KR1019960065726
申请日：1996-12-14
Applicant: 한국전자통신연구원 , 삼진컴퓨터 주식회사 , 기륭전자 주식회사
IPC: H01L27/06
Abstract: 본 발명은 모스 전계 트랜지스터(Metal-Oxide-Silicon Field Transistor; MOSFET) 및 그 제조방법에 관한 것으로, 실리콘 혹은 실리콘게르마늄 결정박막을 성장하여 채널로 사용하므로써 문턱전압의 조절을 용이하게 하고 동시에 문턱전압의 균일도를 개선하며, 소스와 드레인을 절연막으로 격리하므로써 채널의 길이가 작아짐에 따른 항복전압의 감소, 펀치드루(punch-through)효과 및 드레인 유도성 전위 장벽저하(DIBL : drain-induced barrier lowering)와 같이 소자성능이 열화되는 현상을 방지하여 고속화 고주파화 고출력화를 동시에 이룰 수 있는 모스 전계 트랜지스터 및 그 제조방법에 관한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.045 seconds)
