-
公开(公告)号：KR1020110046983A
公开(公告)日：2011-05-06
申请号：KR1020090103719
申请日：2009-10-29
Applicant: 한국전자통신연구원
CPC classification number: G06F9/30072 , G06F9/3853 , G06F9/3887
Abstract: PURPOSE: A vector processing apparatus and method thereof are provided to perform the parallelization of commands in a command processing unit and to minimize hardware overhead by using a command patch unit and a command memory unit. CONSTITUTION: A command memory(100) stores multiple commands. A command patch unit(200) reads out multiple commands from the command memory. A plurality of command processing units receives multiple commands through the command patch unit. A plurality of command processing units selects one command from the multiple commands according to a previous computation result.
Abstract translation: 目的：提供一种矢量处理装置及其方法，用于执行命令处理单元中的命令的并行化，并且通过使用命令补丁单元和命令存储器单元来最小化硬件开销。 构成：命令存储器（100）存储多个命令。 命令补丁单元（200）从命令存储器中读出多个命令。 多个命令处理单元通过命令补丁单元接收多个命令。 多个命令处理单元根据先前的计算结果从多个命令中选择一个命令。
-
公开(公告)号：KR1020100073801A
公开(公告)日：2010-07-01
申请号：KR1020080132568
申请日：2008-12-23
Applicant: 한국전자통신연구원
CPC classification number: Y02D10/13
Abstract: PURPOSE: A dynamic scratchpad memory management device, a method, and a processor system are provided to accomplish high performance and low power consumption of the processor system by removing overhead for SPM administration of software based on hardware. CONSTITUTION: A SPM(130) provides the fast data access to a processor(10). A dynamic scratchpad memory management unit(110) manages the SPM. A SPM page converter unit(120) converts the virtual address of the scratchpad virtual page within extension bits into the address of the scratchpad physical page. A dynamic memory access control unit(140) stores data of the main memory(20) in the SPM.
Abstract translation: 目的：提供动态暂存器存储器管理设备，方法和处理器系统，以通过消除基于硬件的软件的SPM管理的开销来实现处理器系统的高性能和低功耗。 构成：SPM（130）提供对处理器（10）的快速数据访问。 动态暂存器存储器管理单元（110）管理SPM。 SPM页面转换器单元（120）将扩展位中的暂存器虚拟页面的虚拟地址转换为暂存器物理页面的地址。 动态存储器访问控制单元（140）将主存储器（20）的数据存储在SPM中。
-
公开(公告)号：KR100951845B1
公开(公告)日：2010-04-12
申请号：KR1020070128996
申请日：2007-12-12
Applicant: 한국전자통신연구원
Abstract: 본 발명은 메모리의 동적 할당에 관한 것으로서, 캐시의 미스를 줄이기 위한 힙 메모리의 동적 할당 장치 및 방법에 관한 것이다.
본 발명에 따른 힙 메모리 동적 할당 장치는, 캐시내의 각 캐시 라인에 대하여 과거 캐시 접근 정보 및 과거 캐시 미스 정보중 적어도 하나의 정보에 근거하여 캐시 미스 발생 확률을 계산하는 캐시 미스 예측부와, 어플리케이션 프로그램의 힙 메모리 할당 요청에 응답하여, 상기 캐시 미스 예측부에 의해 계산된 각 캐시 라인의 캐시 미스 발생 확률 정보에 근거하여 미사용 캐시 라인 블록을 할당하는 힙 할당부를 포함한다.
캐시 미스(cache miss), 힙(heap), 메모리 할당(memory allocation)-
Patent Agency Ranking
公开(公告)号：KR1020090054202A
公开(公告)日：2009-05-29
申请号：KR1020070120942
申请日：2007-11-26
Applicant: 한국전자통신연구원
Abstract: 본 발명은 H.264 CAVLC(Context Adaptive Variable Length Coding) 디코딩을 수행하는 방법에 관한 것으로, 특히 어플리케이션 특정 명령어 프로세서(Application-Specific Instruction-set Processor, 이하 "ASIP"라 칭함) 를 이용하여 디코딩을 수행하는 H.264 CAVLC 디코딩 방법에 관한 것이다. 본 발명에 따른 어플리케이션 특정 명령어 프로세서에 기반한 H.264 CAVLC 디코딩 방법은 디코딩 계수에 관한 테이블에 기반하여 복수의 비교 비트열들을 결정하는 단계; 상기 복수의 비교 비트열들의 길이를 제 1 레지스터에 저장하는 단계; 상기 복수의 비교 비트열들의 코드 값을 제 2 레지스터에 저장하는 단계; 상기 복수의 비교 비트열들의 길이 및 코드 값에 기반하여 입력 비트 스트림과 상기 복수의 비교 비트열들을 비교하는 단계; 및 상기 입력 비트 스트림 및 상기 복수의 비교 비트열들의 비교 결과에 따라 상기 디코딩 계수 값을 결정하는 단계로 구성된다. 본 발명은 별도의 메모리 엑세스없이 ASIP의 내부 레지스터를 사용하여 디코딩 계수를 추출함으로써, 메모리 엑세스에 따른 속도 저하를 감소시켜 H.264 디코더의 디코딩 속도를 향상시킬 수 있다.
H.264, CAVLC, 디코딩, ASIP-
公开(公告)号：KR101419379B1
公开(公告)日：2014-07-15
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
Abstract: 본 발명은 분산 메모리를 가지는 다중 프로세서 시스템을 위한 네트워크 부하 감소 방법 및 노드의 구조에 관한 것으로서, 구체적으로는 본 발명의 네트워크 부하 감소 방법은 분산 메모리 및 공유자 이력 테이블을 저장하는 보조 메모리를 가지는 노드들로 구성된 다중 프로세서 시스템을 이용하며, 공유자 노드의 이력을 상기 보조 메모리의 공유자 이력 테이블에 기록하는 이력 기록 과정, 상기 보조 메모리의 공유자 이력 테이블을 참조하여 공유 데이터를 요청하는 공유 데이터 요청 과정 및 상기 분산 메모리의 공유 데이터를 삭제하고 상기 보조 메모리에 저장된 공유자 이력 테이블을 갱신하는 공유 데이터 삭제 과정을 포함한다.
-
公开(公告)号：KR101087143B1
公开(公告)日：2011-11-25
申请号：KR1020080132568
申请日：2008-12-23
Applicant: 한국전자통신연구원
CPC classification number: Y02D10/13
Abstract: 본 발명은 동적 스크래치패드 메모리 관리 장치 및 방법에 관한 것으로서, 프로세서 코어 및 스크래치패드 메모리를 구비한 프로세서 시스템에서, 상기 스크래치패드 관리 장치는 하드웨어를 기반으로 하여 동적 스크래치패드 메모리를 관리하기 위해, 확장 비트들을 추가한 프로세서의 레지스터 파일로부터 스크래치패드 메모리 페이지를 읽어와서 상기 확장 비트들에 포함된 상기 스크래치패드 메모리 페이지의 가상 주소 및 스크래치패드 메모리 페이지 테이블을 이용하여 상기 스크래치 패드 메모리의 페이지를 어드레싱하고, 상기 확장 비트들을 이용하여 상기 스크래치패드 메모리에 접근하는 것을 특징으로 하며, 이로 인해 소프트웨어의 SPM 관리를 위한 오버헤드를 없앨 수 있으므로 프로세서 시스템의 고성능화와 저전력화를 달성할 수 있으며, 멀티쓰레딩 등이 동작이 미리 정해지지 않은 동적인 환경에서의 적용할 수 있는 효과가 있다.
프로세서 시스템, SPM 관리 장치, 스크래치패드 메모리(SPM), SPM 페이지 테이블, 동적 SPM 관리부(DSM), 제어부.-
公开(公告)号：KR101009725B1
公开(公告)日：2011-01-19
申请号：KR1020080087191
申请日：2008-09-04
Applicant: 한국전자통신연구원
IPC: H03M7/42
CPC classification number: H03M7/425
Abstract: 본 발명은 가변길이 코드 복호화를 위한 테이블 생성 방법에 관한 것으로, 보다 상세하게는 압축된 영상, 음향 등의 입력 비트스트림으로부터 가변길이 코드를 효율적으로 복호화하기 위해, 가변길이 코드 테이블로부터 N-비트 코드 테이블을 생성하는 방법에 관한 것이다. 본 발명에 의해 생성된 N-비트 코드 테이블을 이용하면 가변길이 코드를 복호화하는데 필요한 평균 메모리 접근 횟수를 현저히 줄일 수 있고, 메모리의 최대 접근 횟수와 필요한 메모리 용량을 정확하게 예측할 수 있다.
가변길이 코드, VLC, 복호화, 테이블-
公开(公告)号：KR1020100060408A
公开(公告)日：2010-06-07
申请号：KR1020080118992
申请日：2008-11-27
Applicant: 한국전자통신연구원
IPC: H04N21/262 , H04N19/42
CPC classification number: H04N19/436 , H04N19/176 , H04N19/513
Abstract: PURPOSE: An apparatus and a method for decoding a video using a multiprocessor are provided to perform video decoding by functional level division scheme and an application of data level division scheme thereby enhancing decoding performance. CONSTITUTION: A scheduler(120) schedules received bit data received through information of pre-parser(110) in a macro block unit. The scheduler respectively assigns scheduled macro blocks which are scheduled in data level and functional level to corresponding processor. A decoder(130) respectively decodes allocated macro blocks at the data level and the functional level. A frame memory(140) stores decoding result.
Abstract translation: 目的：提供一种使用多处理器对视频进行解码的装置和方法，以通过功能级划分方案和应用数据级划分方案执行视频解码，从而提高解码性能。 构成：调度器（120）以宏块单元调度通过预解析器（110）的信息接收的接收到的位数据。 调度器分别将在数据级和功能级调度的调度宏块分配给对应的处理器。 解码器（130）分别在数据级和功能级解码分配的宏块。 帧存储器（140）存储解码结果。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.021 seconds)
