-
公开(公告)号：KR100170497B1
公开(公告)日：1999-03-30
申请号：KR1019950047063
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: G06F15/163
Abstract: 본 발명은 하나의 디스크 어레이에 두 개의 어레이 프로세서를 장착하여 외부에서 보면 마치 하나의 대용량의 디스크가 동작하는 것처럼 보이도록 하기 위한 두 어레이 프로세서를 연결시키는 어레이 프로세서간의 자원 공유를 위한 구조에 관한 것으로서, 그 특징은 호스트 컴퓨터로부터 호스트 인터페이스를 통해 디스크 어레이와 데이타를 오류없이 송수신하게 하는 어레이 프로세서간의 자원 공유를 위한 구조에 있어서, 상기 호스트 인터페이스를 통해 입출력 처리 요구가 전달되는 소정 개수의 어레이 프로세서를 포함하여, 상기 소정 개수의 어레이 프로세서가 요구를 분담하여 수행하여 입출력 요구의 처리 시간을 단축시키며, 상기 소정 개수의 어레이 프로세서가 서로 다른 입출력 요구를 병렬로 처리함으로써 입출력 성능을 향상시키며, 상� � 소정 개수의 어레이 프로세서 중의 하나의 어레이 프로세서에 오류가 발생하면 상기 디스크 어레이는 중단 없이 오류가 발생하지 않은 다른 소정 개수의 어레이 프로세서 중 하나를 통해서 입출력 요구가 처리되는 데에 있으므로, 하나의 제어기에 오류가 발생하는 경우에 디스크 어레이 장치가 중단없이 입출력 요구를 처리할 수 있다는 데에 그 효과가 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019970049733A
公开(公告)日：1997-07-29
申请号：KR1019950047063
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: G06F15/163
Abstract: 본 발명은 하나의 디스크 어레이 두 개의 어레이 프로세서를 장착하여 외부에서 보면 마치 하나의 대용량의 디스크가 동작하는 것처럼 보이도록 하기 위한 두 어레이 프로세서를 연결시키는 어레이 프로세서간의 자원 공유를 위한 구조에 관한 것으로서, 그 특징은 호스트 컴퓨터로부터 호스트 인터페이스를 통해 디스크 어레이와 데이타를 오류없이 송수신하게 하는 어레이 프로세서간의 자원 공유를 위한 구조에 있어서, 상기 호스트 인터페이스를 통해 입출력 처리 요구가 전달되는 소정개수의 어레이 프로세서를 포함하여, 상기 소정 개수의 어레이 프로세서가 요구를 분담하여 수행하여 입출력 요구의 처리 시간을 단축시키며, 상기 소정 개수의 어레이 프로세서가 서로 다른 입출력 요구를 병렬로 처리함으로써 입출력 성능을 향상시키며, 상기 정 개수의 어레이 프로세서 중의 하나의 어레이 프로세서에 오류가 발생하면 상기 디스크 어레이는 중단 없이 오류가 발생하지 않은 다른 소정 개수의 어레이 프로세서 중 하나를 통해서 입출력 요구가 처리되는 데에 있으므로, 하나의 제어기에 오류가 발생하는 경우에 디스크 어레이 장치가 중단없이 입출력 요구를 처리할 수 있다는 데에 그 효과가 있다.
-
公开(公告)号：KR1019970031556A
公开(公告)日：1997-06-26
申请号：KR1019950039780
申请日：1995-11-04
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 여러개의 컴퓨터 시스템을 상호연결하여 클러스터로 운영하고자 할 때, 컴퓨터 시스템들을 계층적 크로스바 스위치를 사용하여 컴퓨터 시스템의 갯수를 유연하게 증가시킬 수 있는 시스템구조에 대한 것으로, 다수개의 프로세서 노드들을 소정갯수의 노드군으로 분류하는 제 1 과정과, 상기 과정에서 분류되어진 각 노드군들에 대하여 각각 하나의 노드군에 하나의 크로스바 스위치를 대응시키고 각 노드군에 속하는 프로세서 노드들을 해당 크로스바 스위치에 연결하는 제 2 과정과, 상기 과정에서 노드군에 연결되어진 크로스바 스위치들을 소정 갯수의 스위치군으로 분류하는 제 3 과정과, 상기 과정에서 분류되어진 각 스위치군들에 대하여 각각 하나의 스위치군에 두개의 상위 크로스바 스위치를 대응시키고 각 스위치군에 속하는 크로 바 스위치들과 연결하는 제 4 과정과, 상기 과정에서 각 스위치군에 연결되어진 상위 크로스바 스위치들을 연결하는 제 5 과정을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법을 제공하여 시스템의 확장 또는 응용분야 및 사용용도의 시스템 자원 필요 요구에 따라 자유롭게 구성이 가능하게 한다.
-
公开(公告)号：KR1019970009750B1
公开(公告)日：1997-06-18
申请号：KR1019940033472
申请日：1994-12-09
Applicant: 한국전자통신연구원
IPC: G06F9/46
Abstract: A situation coltrol method for HiFi bus interrupt requesting device in order to improve the reliability and decrease the system error that is generated by the noise of interrupt bus synchronyzing signal, because when one interrupt requesting device use the bus, the other requesting device does not transmit data to the bus but onlt the situation is transferred.
Abstract translation: 为了提高中断总线同步信号的噪声产生的可靠性和降低系统误差，HiFi总线中断请求装置的情况调查方法是因为当一个中断请求装置使用总线时，另一个请求装置不发送 数据到总线，但是情况转移。
-
公开(公告)号：KR1019960024930A
公开(公告)日：1996-07-20
申请号：KR1019940033472
申请日：1994-12-09
Applicant: 한국전자통신연구원
IPC: G06F9/46
Abstract: 본 발명은 하이파이 버스 인터럽트 요청기의 상태 제어방법에 관한 것으로서 보다 상세하게는 하이파이(HiPi+) 버스 에서 비동기 데이터 전송 및 인터럽트 송수신을 위한 인터럽트 버스가 버스 동기화 신호에서 발생하는 잡음등으로 인해 인터럽트 버스의 동기화가 깨지고, 이로 인해 인터럽트 버스의 마비 상태 및 시스템 전체가 오동작하게 되는 경우를 방지하기 위해, 인터럽트 요청기 및 처리기의 상태 제어기에서 동기화 신호에 결함이 발생하여도 시스템 전체에 영향을 미치지 않도록 한 상태 제어기를 설계하여 인터럽트 버스 및 시스템 전체의 신뢰성을 높이고자 하는데 그 목적이 있다. 특징적인 구성으로는 버스의 인터럽트 버스 동기 신호를 매 클럭마다 검사하여 버스가 통화 상태이면 자신이 주체가 아님을 지정하는 플래그비트값을 세트한 후 중재 상태로 전이하고 그렇지 않으면 프로세서로부터 인터럽트 전송 요구가 발생하였는지를 확인하여 인터럽트 전송 요구가 발생하면 버스 사용권 획득을 위한 중재에 참가하는 제1단계와, 상기 제1단계를 수행한 후 인터럽트 버스 중재 회로에서의 버스 사용권 획득 상태를 체크하여 버스사용권을 획득한 상태이면 자신이 주체임을 인식하는 플래그비트값을 지정하고 버스사용권을 얻지 못한 상태이면 자신이 주체가 아님이 인식하는 플래그 비트값을 지정하여 인터럽트 버스동기 신호 및 중재 데이터를 버스로 구동하지 않고 상태 전이만 하는 제2단계와, 상기 제2단계를 수행한 후 중재인 터럽트인가 혹은 지정인터럽트인가를 체크하여 해당되는 인터럽트신호를 순차적으로 처리하는 제3단계와, 상기 제3단계 이후에 처리기로 부터의 인터럽트 전송 상태에 대한 결과를 확인하여 자신이 주체임을 지정하는 플래그비트값을 세트하고 대기상태로 복귀하는 제4단계로 구성함에 있다.
-
-
-
-
-
Search Results
26
records
(took 0.019 seconds)
