-
公开(公告)号：KR1020150131455A
公开(公告)日：2015-11-25
申请号：KR1020140057900
申请日：2014-05-14
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: G09G3/20
Abstract: 게이트구동회로는, 임의의세 개의연속된스테이지들을포함하는복수의스테이지들중, 제1 스테이지의타이밍신호입력단자와제3 스테이지의타이밍신호출력단자가연결되며, 제2 스테이지의캐리단자와제3 스테이지의입력단자가연결된게이트구동회로에있어서, 제2 스테이지는제1 스테이지로부터캐리신호를수신하는입력부, 캐리신호의레벨에따라제1 전압레벨의클럭신호를제1 노드에인가하며, 제2 노드의전압을제1 전압레벨보다상승시키는부트스트래핑부, 제1 노드와 제1 접지단자에연결되며, 제1 노드의전압레벨에따라출력단자의출력신호를제1 접지전압으로풀-다운시키는제1 풀-다운부, 및제1 노드와연결되며, 캐리단자및 타이밍신호출력단자의출력신호를제1 혹은제2 접지전압으로풀-다운시키는제2 풀-다운부를포함하되, 제2 풀-다운부는타이밍신호출력단자에다이오드-커넥션으로연결된제1 트랜지스터및 캐리단자와제1 접지단자에연결된제2 트랜지스터를포함하고, 제1 노드가제2 전압레벨일 때, 제2 트랜지스터가턴-오프상태이면, 캐리단자및 타이밍신호출력단자는제2 접지전압으로풀-다운되고, 제2 트랜지스터가턴-온상태이면, 타이밍신호출력단자는제1 접지전압으로풀-다운되고, 제3 스테이지의제2 노드로부터캐리단자에인가되는방전전압을제1 접지단자로인가하며, 제1 트랜지스터는방전전압이출력단자에인가되지않도록한다. 따라서, 게이트구동회로는출력신호에서리플(Ripple) 현상을감소시킴으로써, 출력신호의효율을향상시킬수 있다. 또한본 발명의실시예에따르면, 이전스테이지에서출력된캐리신호가다음스테이지의입력단자에효과적으로전달될수 있다.
Abstract translation: 门驱动电路技术领域本发明涉及栅极驱动电路。 第一级的定时信号输入端连接到第三级的定时信号输出端。 第二级的进位端连接到第三级的输入端。 第二级包括：输入单元，其从第一级接收进位信号;自举单元，其根据进位信号的电平将第一电压电平的时钟信号施加到第一节点;第一下拉单元 其连接到第一节点和第一接地终端，以及第二下拉单元，其连接到第一节点。 根据本发明的实施例的栅极驱动电路通过减少输出信号中的纹波现象来提高输出信号的效率。
-
公开(公告)号：KR1020150113387A
公开(公告)日：2015-10-08
申请号：KR1020140036659
申请日：2014-03-28
Applicant: 한국전자통신연구원
CPC classification number: H01L22/14 , H01L51/5253
Abstract: 본발명은유기전자소자의보호층에발생한결함을보다간단하고신속하게검출할수 있는방법에관한것으로, 기판및 상기기판상에적층된유기물층, 전극층들, 및보호층을포함하는유기전자소자를제공하는것; 상기보호층에상기보호층보다유전상수가높은유체화합물을제공하는것; 및상기유체화합물이제공된상기보호층상에전도체를제공하여, 상기보호층의전기용량의변화량을측정하는것을포함하는유기전자소자의보호층결함검출방법에관한것이다.
Abstract translation: 本发明涉及简单且快速地检测有机电子器件的钝化层中的缺陷的方法。 该方法包括以下步骤：提供包括衬底，堆叠在衬底上的有机层，电极层和钝化层的有机电子器件; 提供与钝化层上的钝化层相比具有高介电常数的流体化合物; 以及通过提供用于提供流体化合物的钝化层的导体来测量钝化层的电容变化。
-
公开(公告)号：KR1020150095164A
公开(公告)日：2015-08-20
申请号：KR1020140078173
申请日：2014-06-25
IPC: H01L29/786 , H01L21/335 , H01L21/02
CPC classification number: H01L29/7869
Abstract: 본 발명은 기상 제트 프린팅을 이용한 금속 산화물 박막의 형성 방법 및 금속 산화물 박막 프린팅 장치에 관한 것으로, 상기 금속 산화물 박막의 형성 방법은, 제1 금속 산화물 전구체를 기화시키는 것; 기화된 상기 제1 금속 산화물 전구체를 제1 캐리어 가스를 이용하여 혼합 챔버로 유입시키는 것; 유입된 상기 제1 금속 산화물 전구체를 상기 혼합 챔버의 하단에 연결된 마이크로 노즐을 통해 기판 상으로 분사하여, 상기 기판 상에 제1 금속 산화물 전구체층을 형성하는 것; 및 상기 제1 금속 산화물 전구체층에 전자기파를 조사하여 제1 금속 산화물층을 형성하는 것을 포함할 수 있다.
Abstract translation: 本发明涉及使用气相印刷法形成金属氧化物薄膜的方法和金属氧化物薄膜印刷装置。 形成金属氧化物薄膜的方法包括：蒸发第一金属氧化物前体; 通过使用第一载气将蒸发的第一金属氧化物前体引入混合室; 通过将第一金属氧化物前体通过连接到混合室的底部的微型喷嘴注入到基板上而在基板上形成第一金属氧化物前体层; 以及通过用电磁波照射所述第一金属氧化物前体层来形成第一金属氧化物层。
-
公开(公告)号：KR1020150052900A
公开(公告)日：2015-05-15
申请号：KR1020130134091
申请日：2013-11-06
Applicant: 한국전자통신연구원
Abstract: 본발명은전자장치의보호층결함검출방법을제공한다. 이보호층결함검출방법은전극을갖는기판, 그리고상기전극상에보호층이적층된전자장치를제공하고; 상기보호층상에전도층을제공하여, 상기전도층, 상기전극, 및상기전도층과상기전극사이의상기보호층을유전체로하는캐패시터의캐패시턴스를측정하는것을포함할수 있다.
Abstract translation: 本发明提供了一种用于检测电子设备的钝化层中的缺陷的方法。 用于检测钝化层中的缺陷的方法可以包括：提供电子器件的步骤，其中钝化层堆叠在衬底中的电极上; 以及提供用于钝化层的导电层以测量电容器的电容的步骤，其中导电层和电极之间的导电层，电极和钝化层用作电介质。
-
公开(公告)号：KR1020150033814A
公开(公告)日：2015-04-02
申请号：KR1020130113396
申请日：2013-09-24
Applicant: 한국전자통신연구원
IPC: G09G3/30
CPC classification number: G09G3/30 , G02F1/13318 , G02F1/133555 , G09G3/3233 , G09G3/3648 , G09G2300/0842 , G09G2310/024 , G09G2360/144 , H01L27/3232
Abstract: 본발명에따른디스플레이장치는발광형소자회로, 반사형소자회로그리고상기발광형소자회로와상기반사형소자회로중 어느하나를선택하는스위치트랜지스터를포함하는픽셀, 외부광원을감지하여상기외부광원의조도에따라조도정보신호를생성하는조도센서, 그리고화상정보에따라상기픽셀을구동하기위한제어신호들을생성하는컨트롤러를포함하고, 상기컨트롤러는상기조도정보신호를참조하여상기스위치트랜지스터를제어하는라이트신호를생성할수 있다.
Abstract translation: 根据本发明的显示装置包括：包括发射型元件电路，反射型元件电路和选择发射型元件电路或反射型元件电路的开关晶体管的像素; 检测外部光源并根据外部光源的照度产生亮度信息信号的照度传感器; 以及控制器，根据图像信息产生控制信号以驱动像素。 控制器可以通过参照亮度信息信号产生控制开关晶体管的光信号。
-
Patent Agency Ranking
公开(公告)号：KR1020140133390A
公开(公告)日：2014-11-19
申请号：KR1020130126490
申请日：2013-10-23
Applicant: 한국전자통신연구원
Abstract: 본 발명에 따른 표시장치는 표시장치는 평면형의 광들을 생성하는 백라이트 유닛, 홀로그램 데이터에 따라 상기 복수의 광들을 이용하여 간섭 패턴을 발생하며, 상기 발생된 간섭 패턴에 기초하여 홀로그램을 표시하는 공간 광 변조부를 포함하되, 상기 백라이트 유닛은 양자점을 기반으로 하는 유기 전계 발광 다이오드로서 제작된다.
Abstract translation: 根据本发明的显示装置包括产生平面型光束的背光单元，通过使用根据全息图数据的光束产生干涉图案的空间光束调制部分，并且基于所生成的干涉图案显示全息图。 背光单元由基于背光单元的量子点的有机场效应发光二极管制造。
-
公开(公告)号：KR1020140081921A
公开(公告)日：2014-07-02
申请号：KR1020120144284
申请日：2012-12-12
Applicant: 한국전자통신연구원
Inventor： 안준태 , 이정익 , 문제현 , 박승구 , 조남성 , 조두희 , 한준한 , 황주현 , 신진욱 , 임종태 , 주철웅 , 허진우 , 황치선 , 류호준 , 구재본 , 추혜용
CPC classification number: H01L27/3232 , H01L51/5271 , H01L2251/5323
Abstract: A dual-mode display according to one embodiment of the present invention includes a substrate and a plurality of fine pixels. Each fine pixel includes an emissive device, a reflective optical filter which is arranged on one side of the emissive device, and an optical shutter which is arranged on the other side of the emissive device.
Abstract translation: 根据本发明的一个实施例的双模式显示器包括基板和多个精细像素。 每个精细像素包括发射装置，布置在发射装置的一侧上的反射式滤光器和布置在发射装置的另一侧的光学快门。
-
公开(公告)号：KR101403395B1
公开(公告)日：2014-06-11
申请号：KR1020090100304
申请日：2009-10-21
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: H03K19/0185 , G09G3/20 , G09G3/36
Abstract: 본 발명에 따른 레벨 시프터와 스캔 구동회로는 단일형의 산화물 박막 트랜지스터들로만 구성되어 디스플레이 패널에 내장이 가능하므로 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있다. 또한, 본 발명에 따른 레벨 시프터와 스캔 구동회로는 풀업 트랜지스터들이 래치 구조로 연결되어 풀스윙이 가능하므로 단일형 구조의 한계를 극복할 수 있으며, 대기 상태에서 산화물 박막 트랜지스터가 확실히 턴오프되므로 불필요한 전력 소모를 줄일 수 있다.
레벨 시프터, 스캔 구동회로, 산화물 박막 트랜지스터, 전력소모, 래치-
公开(公告)号：KR1020140021096A
公开(公告)日：2014-02-20
申请号：KR1020120086234
申请日：2012-08-07
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/66742 , H01L29/66969 , H01L29/78618 , H01L29/7869 , H01L29/45
Abstract: The present invention relates to a self-aligned thin film transistor with a doping barrier for controlling the diffusion level of a doping barrier using the doping barrier in a thin film transistor having a self-alignment structure and a manufacturing method thereof. A self-aligned thin film transistor with a doping barrier includes an active layer formed on a substrate and having a first doping region, a second doping region and a channel region, a gate insulating layer formed on the channel region, a gate electrode formed on the gate insulating layer, a doping source layer formed on the first and the second doping region, a doping barrier formed between the doping source and the first and the second doping region.
Abstract translation: 本发明涉及具有掺杂势垒的自对准薄膜晶体管，该掺杂势垒用于在具有自对准结构的薄膜晶体管及其制造方法中使用掺杂势垒来控制掺杂势垒的扩散级。 具有掺杂势垒的自对准薄膜晶体管包括形成在衬底上并具有第一掺杂区，第二掺杂区和沟道区的有源层，形成在沟道区上的栅极绝缘层，形成在栅极上的栅电极 栅极绝缘层，形成在第一和第二掺杂区域上的掺杂源层，形成在掺杂源与第一和第二掺杂区之间的掺杂势垒。
-
公开(公告)号：KR1020130113972A
公开(公告)日：2013-10-16
申请号：KR1020130017100
申请日：2013-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/786 , H01L21/336 , G02F1/136 , H01L51/50
CPC classification number: H01L29/66742 , H01L27/3258 , H01L29/41733 , H01L29/78606 , H01L29/78648 , H01L29/7869
Abstract: PURPOSE: A method for manufacturing an oxide thin film transistor is provided to improve barrier characteristics by including an etch stop layer. CONSTITUTION: A gate electrode is formed on a substrate. A gate insulating layer is formed on the front surface of the substrate. An oxide semiconductor layer (140) is formed on the gate insulating layer. A first etch stop layer (150) is formed on the oxide semiconductor layer. A second etch stop layer (160) is formed on the first etch stop layer.
Abstract translation: 目的：提供一种用于制造氧化物薄膜晶体管的方法，以通过包括蚀刻停止层来改善阻挡特性。 构成：在基板上形成栅电极。 栅极绝缘层形成在基板的前表面上。 在栅极绝缘层上形成氧化物半导体层（140）。 在氧化物半导体层上形成第一蚀刻停止层（150）。 在第一蚀刻停止层上形成第二蚀刻停止层（160）。
-
-
-
-
-
-
-
-
-
Search Results
291
records
(took 0.027 seconds)
