-
公开(公告)号：DE112011100371T5
公开(公告)日：2013-01-24
申请号：DE112011100371
申请日：2011-01-27
Applicant: IBM
Inventor： CIDECIYAN ROY D , PLETKA ROMAN A , ILIADIS ILIAS
IPC: G06F11/10
Abstract: Ein Verfahren zum Decodieren eines Codeworts, das von einem Flash-Speicher empfangen wird, wird vorgeschlagen. Der Flash-Speicher umfasst mehrere Multilevel-Flash-Speicherzellen, wobei jede derartige Multilevel-Flash-Speicherzelle ein Zeichen des Codeworts speichert. Ein ECC-Decodierer ist zum Decodieren des Codeworts in ein decodiertes Codewort eingerichtet und ist zum Korrigieren einer maximalen Anzahl von Fehlern entworfen. Das Verfahren umfasst einen Fehlerprüfschritt zum Bestimmen der Anzahl von Fehlern in dem Codewort. Wenn die Anzahl von Fehlern größer ist als die maximale Anzahl von Fehlern, die der ECC-Decodierer korrigieren kann, werden ein erster Zeichenmodifikationsschritt und/oder ein zweiter Zeichenmodifikationsschritt ausgeführt. In dem ersten Zeichenmodifikationsschritt wird ein erstes modifiziertes Codewort erzeugt durch Anheben des Werts des Zeichens auf den nächsthöheren Wertpegel und in dem zweiten Zeichenmodifikationsschritt wird ein zweites modifiziertes Codewort erzeugt durch Absenken des Werts des Zeichens (Si) auf den nächstniedrigeren Wertpegel. In einem Analyseschritt wird die Korrekturwirkung der Zeichenmodifikationsschritte berechnet und in einem Rückgabeschritt wird anhand der Korrekturwirkung das decodierte Codewort oder eine Löschung des Codeworts festgelegt.
-
公开(公告)号：GB2490461A
公开(公告)日：2012-10-31
申请号：GB201215112
申请日：2011-01-27
Applicant: IBM
Inventor： CIDECIYAN ROY D , ILIADIS ILIAS , PLETKA ROMAN A
IPC: G06F11/10
Abstract: A method for decoding a codeword received from a flash memory is proposed. The flash memory comprises several multi-level flash memory cells, wherein each such multi-level flash memory cell stores one symbol of the codeword. An ECC decoder is arranged for decoding the codeword into a decoded codeword and is designed to correct a maximum number of errors. The method comprises an error check step for determining the number of errors in the codeword. If the number of errors is more than the maximum number of errors the ECC decoder can correct then at least one of a first symbol modification step and a second symbol modification step is performed. In the first symbol modification step a first modified codeword is generated by increasing the value of the symbol to the next higher value level and in the second symbol modification step a second modified codeword is generated by decreasing the value of the symbol (Si) to the next lower value level. In an analysis step the corrective effect of the symbol modification steps is calculated and in a return step the decoded codeword is determined based on the corrective effect, or an erasure of the codeword.
-
公开(公告)号：DE112010004656T5
公开(公告)日：2012-10-31
申请号：DE112010004656
申请日：2010-11-29
Applicant: IBM
Inventor： ANTONAKOPOULOS THEODORE A , CIDECIYAN ROY D , ILIADIS ILIAS , PLETKA ROMAN A , HU XIAO-YU
IPC: G11C16/34
Abstract: Ein Verfahren zum blockinternen Ausgleich von nachlassender Funktionsfähigkeit innerhalb von Halbleiterspeichern, bei denen ein Nachlassen der Funktionsfähigkeit eintreten kann und die eine Vielzahl von Speicherzellen aufweisen, beinhaltet den folgenden Schritt: Schreiben auf mindestens einige bestimmte der Vielzahl von Speicherzellen in einer nicht gleichförmigen Weise, um die nachlassende Funktionsfähigkeit der einigen bestimmten der Vielzahl von Speicherzellen innerhalb des Halbleiterspeichers auf blockinterner Ebene auszugleichen. Wenn zum Beispiel ein Verhalten mindestens einiger der Vielzahl von Speicherzellen nicht charakterisiert ist, kann das Verfahren Folgendes umfassen: Charakterisieren eines Verhaltens mindestens einiger der Vielzahl von Speicherzellen und Schreiben auf mindestens einige bestimmte der Vielzahl von Speicherzellen auf der Grundlage des charakterisierten Verhaltens und in einer nicht gleich.
-
公开(公告)号：DE602004019078D1
公开(公告)日：2009-03-05
申请号：DE602004019078
申请日：2004-05-06
Applicant: IBM
Inventor： CIDECIYAN ROY D , DHOLAKIA AJAY , ELEFTHERIOU EVANGELOS S , MITTELHOLZER THOMAS
Abstract: A method for decoding data in a data storage system includes generating an output bit stream; generating a first error corrected bit stream in dependence on the output bit stream; generating a second error corrected bit stream in dependence on the first error corrected bit stream; generating a checksum in dependence of the second error corrected bit stream; and, in the event that the checksum is indicative of errors in the second error corrected bit stream and the second error corrected bit stream comprises at least one correct interleave: supplying data indicative of locations of correct bits in the second error corrected bit stream; and, regenerating the first error corrected bit stream in dependence on the pinning data.
-
公开(公告)号：GB2355165B
公开(公告)日：2003-10-22
申请号：GB0016683
申请日：2000-07-07
Applicant: IBM
Inventor： CIDECIYAN ROY D , COKER JONATHAN D , ELEFTHERIOU EVANGELOS , GALBRAITH RICHARD L , TRUAX TODD
IPC: G11B20/14 , G11B20/18 , H03M5/14 , G06F11/10 , H03M7/14 , H03M7/42 , H03M13/01 , H03M13/05 , H03M13/31 , H04L1/00 , H04L25/49
Abstract: A method and apparatus for encoding a plurality of successive m-bit binary data words to produce a plurality of successive of n-bit binary code words, where n and m are positive integers and n is greater than m, for supply to a magnetic recording channel. Each m-bit binary data word is partitioned into a plurality of blocks of bits, and at least one said blocks of bits in each m-bit binary data word is encoded in accordance with a finite-state coding scheme to produce a plurality of successive n-bit binary code words. At least one stage of violation correction which transforms the plurality of successive n-bit binary code words. Violation correction includes detecting the occurrence of any of a plurality of prohibited bit patterns at one or more predetermined locations within each n-bit binary coded word, and replacing any prohibited bit pattern so detected by a corresponding substitute bit pattern. The finite-state coding scheme, the prohibited bit patterns, and corresponding substitute bit patterns are predetermined such that in a serial bit-steam comprising the successive n-bit binary code words, the maximum number of consecutive bits of a first value is limited to a first predetermined number j, where b greater or equal to 2, and the maximum number of consecutive bits of the a second value is limited to a second predetermined number k.
-
Patent Agency Ranking
公开(公告)号：CA2046953A1
公开(公告)日：1992-02-17
申请号：CA2046953
申请日：1991-07-12
Applicant: IBM
Inventor： CIDECIYAN ROY D , ZURFLUH ERWIN A
-
公开(公告)号：DE112010003645B4
公开(公告)日：2020-06-04
申请号：DE112010003645
申请日：2010-11-26
Applicant: IBM
Inventor： ANTONAKOPOULOS THEODORE A , CIDECIYAN ROY D , ELEFTHERIOU EVANGELOS S , HAAS ROBERT , ILIADIS ILIAS , HU XIAO-YU
Abstract: Festkörper-Speichersystem, das Folgendes umfasst:eine Vielzahl von integrierten Schaltkreisen zum Speichern von Daten;eine Steuereinheit, die über einen oder mehrere von einer Vielzahl von Kanälen mit der Vielzahl von integrierten Schaltkreisen verbunden ist, wobei die Steuereinheit funktionsfähig die Operationen der Vielzahl von integrierten Schaltkreisen steuert und einen L-fach verschachtelten Fehlerkorrekturcode verwendet, um eine Datenzuverlässigkeit und verlängerte Lebensdauer bereitzustellen und die Wiederherstellung der Daten von ausgefallenen integrierten Schaltkreisen ermöglicht; undeinen oder mehrere integrierte Ersatzschaltkreise, die selektiv mit einem oder mehreren der Vielzahl von Kanälen verbunden sind, wenn ein oder mehrere der Vielzahl von integrierten Schaltkreisen, die hiermit verbunden sind, ausfallen,wobei die wiederhergestellten Daten von ausgefallenen integrierten Schaltkreisen in einem oder mehreren integrierten Ersatzschaltkreisen gespeichert werden,wobei die Vielzahl von integrierten Schaltkreisen in einer Vielzahl von Gruppen organisiert sind, wobei jede von der Vielzahl von Gruppen, die einen oder mehrere von der Vielzahl von integrierten Schaltkreisen aufweist, eine Vielzahl von Seiten aufweist, die Fragmente eines oder mehrerer Codewörter umfassen, wobei die Vielzahl von Seiten aus der Vielzahl von integrierten Schaltkreisen eine Vielzahl von großen verteilten Seiten bilden, wobei jede von der Vielzahl von großen verteilten Seiten eine aus der Vielzahl von Seiten von jedem einzelnen aus der Vielzahl von integrierten Schaltkreisen enthält,wobei jedes Codewort Datenzeichen und Paritätszeichen, die zum Wiederherstellen von Daten und zum Detektieren und Korrigieren von Fehlern verwendet werden, enthält.
-
公开(公告)号：DE112010003887B4
公开(公告)日：2020-03-12
申请号：DE112010003887
申请日：2010-12-16
Applicant: IBM
Inventor： CIDECIYAN ROY D , ELEFTHERIOU EVANGELOS S , HAAS ROBERT , HU XIAO-YU , ILIADIS ILIAS
Abstract: Steuervorrichtung (7) für eine Halbleiter-Speichereinheit (5), in welcher der Halbleiterspeicher (6) löschbare Blöcke umfasst, von denen jeder eine Vielzahl von Datenschreib-Speicherstellen umfasst, wobei die Steuervorrichtung (7) einen Speicher (13) und Steuerlogik (10) umfasst, die gestaltet sind, um:Eingabedaten in aufeinanderfolgenden Gruppen von Datenschreib-Speicherstellen zu speichern, die auf eine Vielzahl von logischen Teilbereichen des Halbleiterspeichers (6) verteilt sind, wobei jede Gruppe in jedem logischen Teilbereich eine oder mehrere Schreib-Speicherstellen umfasst, und zwar in einem Satz von einem oder mehreren löschbaren Blöcken in jedem Teilbereich;die Eingabedaten so für eine Fehlerkorrektur zu codieren, dass eine jede Gruppe einen Fehlerkorrektur-Code für die Eingabedaten in der Gruppe enthält;in dem Speicher (13) Metadaten zu verwalten, welche die Speicherstelle von Eingabedaten in dem Halbleiterspeicher (6) angeben;eine Angabe für die Gültigkeit von Daten zu verwalten, die in einer jeden Datenschreib-Speicherstelle gespeichert sind; undfür den Fall, dass eine Datenschreib-Speicherstelle einer Gruppe von Datenschreib-Speicherstellen einen Fehler enthält, vor dem Löschen des Blocks gültige Eingabedaten unter Verwendung des Fehlerkorrektur-Codes aus der oder aus jeder Gruppe wiederherzustellen, die Schreib-Speicherstellen in dem Block enthält, und die wiederhergestellten Daten als neue Eingabedaten neu zu speichern.
-
29.发明专利
公开(公告)号：DE102016205281B4
公开(公告)日：2019-02-21
申请号：DE102016205281
申请日：2016-03-31
Applicant: IBM
Inventor： CIDECIYAN ROY D , FURRER SIMEON , HUTCHINS ROBERT A , TANAKA KEISUKE
Abstract: System zum Schreiben von Daten, die in logischen Arrays mit Zeilen von variabler Länge organisiert sind, wobei das System aufweist:einen Controller (138) und eine Logik, die integriert und/oder durch den Controller ausführbar ist, wobei die Logik konfiguriert ist, um:zu veranlassen, dass Daten, die in eine Mehrzahl von logischen Arrays organisiert sind, in einen ersten Schreibabschnitt (710) eines Magnetdatenträgers (122) als eine Mehrzahl von CWI-4-Gruppen geschrieben werden (1302), wobei jedes erste logische Array (600) Zeilen und Spalten mit Symbolen aufweist, wobei jede Zeile eines ersten logischen Arrays (600) vier verschachtelte C1'-Codewörter mit Header (eine CWI-4 mit Header) aufweist, wobei jede CWI-4-Gruppe M gleichzeitig geschriebene Zeilen eines logischen Arrays mit M entsprechenden ersten Headern (604) aufweist; undzu veranlassen, dass mindestens einige der Daten in einen Umschreibabschnitt des Magnetdatenträgers als eine oder mehrere umgeschriebene CWI-4-Gruppen geschrieben werden (1304), wobei jede umgeschriebene CWI-4-Gruppe M gleichzeitig umgeschriebene Zeilen von einem oder mehreren logischen Arrays mit M entsprechenden Umschreib-Header (806) aufweist,wobei eine Länge von mindestens einer umgeschriebenen Zeile, die in dem Umschreibabschnitt des Magnetdatenträgers (122) gespeichert ist, größer ist als mindestens eine von:einer Länge einer anderen umgeschriebenen Zeile in derselben umgeschriebenen CWI-4-Gruppe; undeiner Länge von mindestens einer Zeile in einer CWI-4-Gruppe, die in dem ersten Schreibabschnitt (710) des Magnetdatenträgers (122) gespeichert ist.
-
30.发明专利
公开(公告)号：DE102017129990A1
公开(公告)日：2018-06-21
申请号：DE102017129990
申请日：2017-12-14
Applicant: IBM
Inventor： CIDECIYAN ROY D , FURRER SIMEON , GALE ERNEST S , LANTZ MARK A
IPC: G06F12/06
Abstract: Bei einer Ausführungsform beinhaltet ein Verfahren Empfangen von Daten zum Speichern auf einem Magnetbandmedium unter Verwendung eines Bandlaufwerks, wobei die Daten in einer im Voraus festgelegten Anzahl von zweidimensionalen Arrays organisiert sind, wobei jedes zweidimensionale Array eine Mehrzahl von eng gestreuten (NS-) Codewörtern enthält, die orthogonal zu einer Mehrzahl von weit gestreuten (WS-) Codewörtern positioniert ist (die relative Streuung bezieht sich auf den Raum, der beim Schreiben auf dem Magnetbandmedium belegt wird). Das Verfahren enthält außerdem Schreiben aller NS-Codewörter nacheinander auf eine Mehrzahl von Spuren des Magnetbandmediums unter Verwendung einer ersten Anzahl von Kanälen des Bandlaufwerks, das in der Lage ist, Daten gleichzeitig auf Bandspuren zu schreiben. Ein erstes NS-Codewort von einem ersten zweidimensionalen Array wird vollständig auf das Magnetbandmedium geschrieben, bevor mit dem Schreiben eines zweiten NS-Codeworts von dem ersten zweidimensionalen Array begonnen wird. Außerdem ist die Mehrzahl von NS-Codewörtern mit einer stärkeren Codierung geschützt als die Mehrzahl von WS-Codewörtern.
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.018 seconds)
