-
公开(公告)号:GB2506048A
公开(公告)日:2014-03-19
申请号:GB201322089
申请日:2012-06-18
Applicant: IBM
Inventor: KRISHNAMURTHY RAJARAM , PARRIS CARL JOSEPH , SCHMIDT DONALD WILLIAM , SEGAL BENJAMIN PATRICK
IPC: G06F11/00
Abstract: A method, system, and computer program product for maintaining reliability in a computer system. In an example embodiment, the method includes performing a first data computation by a first set of processors, the first set of processors having a first computer processor architecture. The method continues by performing a second data computation by a second processor coupled to the first set of processors, the second processor having a second computer processor architecture, the first computer processor architecture being different than the second computer processor architecture. Finally, the method includes dynamically allocating computational resources of the first set of processors and the second processor based on at least one metric while the first set of processors and the second processor are in operation such that the accuracy and processing speed of the first data computation and the second data computation are optimized.
-
">
公开(公告)号:DE112015000203B4
公开(公告)日:2024-12-05
申请号:DE112015000203
申请日:2015-02-23
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , SCHMIDT DONALD WILLIAM , MITRAN MARCEL , GAINEY CHARLES JR
Abstract: Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z.B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay“-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay“-Befehle können einen 32-Bit-„Compare and Delay“-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay“-Befehl (CADG-Befehl) beinhalten.
-
公开(公告)号:DE112015001477B4
公开(公告)日:2024-09-26
申请号:DE112015001477
申请日:2015-03-17
Applicant: IBM
Inventor: BRADBURY JONATHAN DAVID , SCHMIDT DONALD WILLIAM , ROSA DANIEL VINCENT , BARTIK JANE , KING GARY MALCOM
Abstract: Prozessor mit simultanem Multithreading (SMT) und einer Verarbeitungsschaltung zum Realisieren mehrerer Sätze von Hardware-Zählern, um Multithreading-Auslastungsinformation bereitzustellen,wobei jedem Satz von Hardware-Zählern eine andere Zahl von Threads zugeordnet ist,wobei ein erster Hardwarezähler eines Satzes von Hardwarezählern jeweils die Anzahl der durch die aktiven Threads abgeschlossenen Befehle und ein zweiter Hardwarezähler des Satzes die abgeschlossenen Taktzyklen zählt, während die dem Satz von Hardwarezählern zugeordneten Threads aktiv sind,wobei ein Thread aktiv ist, wenn er gültig ist und sich nicht in einem Wartezustand befindet,wobei der Prozessor weiter ausgebildet ist, Werte der Hardware-Zählern als Multithreading-Auslastungsinformation einem Software-Programm zur Verfügung zu stellen.
-
公开(公告)号:DE112015000223B4
公开(公告)日:2024-09-26
申请号:DE112015000223
申请日:2015-03-11
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , SCHMIDT DONALD WILLIAM , MITRAN MARCEL
Abstract: Computerprogrammprodukt zum Ausführen eines Maschinenbefehls in einer transaktionalen Datenverarbeitungsumgebung (100), wobei das Computerprogrammprodukt aufweist:ein computerlesbares Speichermedium, das von einer Verarbeitungsschaltung gelesen werden kann und Befehle zum Ausführen durch die Verarbeitungsschaltung zum Ausführen eines Verfahrens speichert, das beinhaltet:durch einen Prozessor (110) Erhalten des Maschinenbefehls zum Ausführen in der transaktionalen Datenverarbeitungsumgebung, wobei der Maschinenbefehl für eine Computerausführung gemäß einer Computerarchitektur definiert ist, wobei der Maschinenbefehl aufweist:ein Feld Operationscode (202, 302, 402, 502), das zur Angabe eines Operationscodes zum Spezifizieren einer Operation Beenden von bedingten Befehlen verwendet wird; unddurch den Prozessor (110) Ausführen des Maschinenbefehls, wobei das Ausführen beinhaltet:Erhalten eines Operanden (1150) des Maschinenbefehls, wobei der Operand einen Vorzeichenwert aufweist;Ermitteln (1152), ob der Operand eine vorgegebene Beziehung in Bezug auf einen Wert hat, wobei die vorgegebene Beziehung Gleichheit beinhaltet und der Wert null ist;Ermitteln (1156), ob der Operand größer als null ist, und auf der Grundlage der Tatsache, dass der Operand größer als null ist, Verzögern (1158) des Ausführens des Maschinenbefehls und Wiederholen von Erhalten und Ermitteln, und auf Grundlage, dass der Operand kleiner als null ist, vorzeitiges Beenden (1160) des Maschinenbefehls, auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert nicht hat;Ausführen (1154) des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat; undwobei Erhalten des Operanden, Ermitteln, ob der Operand die vorgegebene Beziehung in Bezug auf den Wert hat, das auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf den Wert nicht hat, basierende weitere Ermitteln, ob der Operand größer als null ist, und Ausführen des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat, als Teil eines einzigen Befehls ausgeführt werden, der den Operationscode enthält.
-
公开(公告)号:CA2940990C
公开(公告)日:2022-08-23
申请号:CA2940990
申请日:2015-03-16
Applicant: IBM
Inventor: GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY CHARLES
IPC: G06F9/46
Abstract: A computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method that includes accessing the primary thread in the ST mode using a core address value and switching from the ST mode to the MT mode. The primary thread or one of the one or more secondary threads is accessed in the MT mode using an expanded address value, where the expanded address value includes the core address value concatenated with a thread address value.
-
公开(公告)号:AU2019376835A1
公开(公告)日:2021-04-22
申请号:AU2019376835
申请日:2019-11-05
Applicant: IBM
Inventor: GIAMEI BRUCE CONRAD , RECKTENWALD MARTIN , SCHMIDT DONALD WILLIAM , SLEGEL TIMOTHY , PURANIK ADITYA NITIN , FARRELL MARK , JACOBI CHRISTIAN , BRADBURY JONATHAN , ZOELLIN CHRISTIAN GERHARD
Abstract: Saving and restoring machine state between multiple executions of an instruction. A determination is made that processing of an operation of an instruction executing on a processor has been interrupted prior to completion. Based on determining that the processing of the operation has been interrupted, current metadata of the processor is extracted. The metadata is stored in a location associated with the instruction and used to re-execute the instruction to resume forward processing of the instruction from where it was interrupted.
-
公开(公告)号:PL2862081T3
公开(公告)日:2019-02-28
申请号:PL13729322
申请日:2013-06-12
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY , SCHMIDT DONALD WILLIAM
-
公开(公告)号:CA2800630C
公开(公告)日:2018-09-04
申请号:CA2800630
申请日:2010-11-08
Applicant: IBM
Inventor: CRADDOCK DAVID , GREGG THOMAS , GREINER DAN , LAIS ERIC NORMAN , SCHMIDT DONALD WILLIAM
IPC: G06F12/1081 , G06F13/28
Abstract: Various address translation formats are available for use in obtaining system memory addresses for use by requestors, such as adapter functions, in accessing system memory. The particular address translation format to be used by a given requestor is pre-registered in a device table entry associated with that requestor.
-
公开(公告)号:AU2015238665B2
公开(公告)日:2018-01-18
申请号:AU2015238665
申请日:2015-03-16
Applicant: IBM
Inventor: GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY JR CHARLES
Abstract: A computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method that includes accessing the primary thread in the ST mode using a core address value and switching from the ST mode to the MT mode. The primary thread or one of the one or more secondary threads is accessed in the MT mode using an expanded address value, where the expanded address value includes the core address value concatenated with a thread address value.
-
30.
公开(公告)号:BR112014017826A2
公开(公告)日:2017-06-20
申请号:BR112014017826
申请日:2012-11-13
Applicant: IBM
Inventor: GAINEY CHARLES JR , KUBALA JEFFREY PAUL , FARRELL MARK , SCHMIDT DONALD WILLIAM , ROGERS ROBERT , PIERCE BERNARD , MULDER JAMES
-
-
-
-
-
-
-
-
-