公开(公告)号：DE102006061939A1

公开(公告)日：2007-09-13

申请号：DE102006061939

申请日：2006-12-29

Applicant: INTEL CORP

Inventor： NEIGER GILBERT ,  ANDERSON ANDREW V ,  BENNETT STEVEN M ,  MADUKKARUMUKUMANA RAJESH SANKA ,  UHLIG RICHARD A ,  PARTHASARATHY RAJESH S ,  SCHOENBURG SEBASTIAN

IPC: G06F21/02 ,  G06F12/14

Abstract: Embodiments of apparatuses, methods, and systems for guests to access memory mapped devices are disclosed. In one embodiment, an apparatus includes evaluation logic and exit logic. The evaluation logic is to determine, in response to an attempt of a guest to access a device using a memory address mapped to the device and based on an access type, whether the access is allowed. The exit logic is to transfer control to a host if the evaluation logic determines that the access is not allowed.

公开(公告)号：DE102020122182A1

公开(公告)日：2021-04-01

申请号：DE102020122182

申请日：2020-08-25

Applicant: INTEL CORP

Inventor： WANG ZHE ,  ANDERSON ANDREW V ,  ALAMELDEEN ALAA ,  RUDOFF ANDREW M

IPC: G06F12/02

Abstract: Die hier aufgeführten Beispiele betreffen die Prüfpunktreplikation und das Kopieren von aktualisierten Prüfpunktdaten. Beispielsweise kann eine mit einem Speicher gekoppelte Speichersteuerung eine einer Adresse zugeordnete Schreib-Anforderung empfangen, um Prüfpunktdaten zu schreiben und zu aktualisieren und Aktualisierungen für Prüfpunktdaten basierend auf zumindest zwei Ebenen von Speicherregionsgrößen nachzuverfolgen. Eine erste Ebene ist einer größeren Speicherregionsgröße zugeordnet als eine Speicherregionsgröße, die der zweiten Ebene zugeordnet ist. Bei einigen Beispielen ist die erste Ebene eine Cache-Zeilen-Speicherregionsgröße und die zweite Ebene ist eine Seiten-Speicherregionsgröße. Aktualisierungen für die Prüfpunktdaten können auf der zweiten Ebene nachverfolgt werden, sofern eine Aktualisierung nicht vorher auf der ersten Ebene nachverfolgt wurde. Reduzierte Mengen von aktualisierten Prüfpunktdaten können während einer Prüfpunktreplikation durch Verwendung mehrerer Regionsgrößen-Tracker übertragen werden.

公开(公告)号：GB2441039B

公开(公告)日：2009-01-28

申请号：GB0715604

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNETT STEVEN ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/10

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.

公开(公告)号：DE102007037814A1

公开(公告)日：2008-03-27

申请号：DE102007037814

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNET STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/06

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.