公开(公告)号：DE102007063876A1

公开(公告)日：2015-06-18

申请号：DE102007063876

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： NEIGER GILBERT ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN ,  ANDERSON ANDREW V ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  BENNET STEVEN M ,  UHLIG RICHARD

IPC: G06F12/06

Abstract: Prozessor, welcher eine Logik aufweist, um einen Befehl auszuführen, eine Umsetzung von einer realen Adresse eines Gastes eines auf Virtualisierung basierenden Systems (realen Gastadresse) zu einer realen Adresse des Hosts des auf Virtualisierung basierenden Systems (realen Host-Adresse), die in einem Adressenübersetzungs-Pufferspeicher (TLB) gespeichert ist, mit einer entsprechenden Umsetzung zu synchronisieren, die in einer erweiterten Seitenwechseltabelle (EPT) des auf Virtualisierung basierenden Systems gespeichert ist

公开(公告)号：DE102007037814A1

公开(公告)日：2008-03-27

申请号：DE102007037814

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNET STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/06

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.