公开(公告)号：JP2008077642A

公开(公告)日：2008-04-03

申请号：JP2007211396

申请日：2007-08-14

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： BENNETT STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/10

CPC classification number: G06F12/1027 ,  G06F9/45558 ,  G06F12/0246 ,  G06F12/0875 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/1054 ,  G06F2009/45583 ,  G06F2212/152 ,  G06F2212/2022 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/65 ,  G06F2212/657 ,  G06F2212/68 ,  G06F2212/683 ,  G06F2212/7201

Abstract: PROBLEM TO BE SOLVED: To reduce overhead in converting a guest physical address into a host physical address of a virtualization based system when a virtual machine executes guest software. SOLUTION: A processor includes a logic to execute an instruction to synchronize a mapping from a guest physical address of a virtualization based system to a host physical address of the virtualization based system, stored in a translation lookaside buffer (TLB) to a corresponding mapping stored in an extended paging table (EPT) based on the virtualization based system. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：当虚拟机执行客户软件时，减少将访客物理地址转换为基于虚拟化的系统的主机物理地址的开销。 解决方案：处理器包括执行指令的逻辑，以使来自基于虚拟化的系统的来宾物理地址的映射与存储在翻译后备缓冲器（TLB）中的基于虚拟化的系统的主机物理地址同步到 基于虚拟化的系统，存储在扩展寻呼表（EPT）中的对应映射。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2014013615A

公开(公告)日：2014-01-23

申请号：JP2013200085

申请日：2013-09-26

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： BENNETT STEVEN M ,  ANDREW V ANDERSON ,  NEIGER GILBERT ,  ULRICH RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SEBASTIAN SCHOENBERG

IPC: G06F12/10

CPC classification number: G06F12/1027 ,  G06F9/45558 ,  G06F12/0246 ,  G06F12/0875 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/1054 ,  G06F2009/45583 ,  G06F2212/152 ,  G06F2212/2022 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/65 ,  G06F2212/657 ,  G06F2212/68 ,  G06F2212/683 ,  G06F2212/7201

Abstract: PROBLEM TO BE SOLVED: To provide an approach that enables efficient address translation in a virtual machine.SOLUTION: A processor 318 includes logic 322 to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization-based system (guest physical address) to a physical address of the host of the virtualization-based system (host physical address), the mapping stored in a translation lookaside buffer (TLB) 323, with a corresponding mapping stored in an extended paging table (EPT) 328 of the virtualization-based system.

Abstract translation: 要解决的问题：提供一种能够在虚拟机中实现有效地址转换的方法。解决方案：处理器318包括逻辑322，以执行指令以使来自基于虚拟系统的系统的客户机的物理地址（客户机 物理地址）映射到基于虚拟化的系统（主机物理地址）的主机的物理地址，存储在翻译后备缓冲器（TLB）323中的映射，其中存储在扩展寻呼表（EPT）328中的对应映射 基于虚拟化的系统。

公开(公告)号：JP2012053888A

公开(公告)日：2012-03-15

申请号：JP2011222052

申请日：2011-10-06

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： BENNETT STEVEN M ,  ANDREW V ANDERSON ,  NEIGER GILBERT ,  ULRICH RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SEBASTIAN SCHOENBERG

IPC: G06F12/10

CPC classification number: G06F12/1027 ,  G06F9/45558 ,  G06F12/0246 ,  G06F12/0875 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/1054 ,  G06F2009/45583 ,  G06F2212/152 ,  G06F2212/2022 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/65 ,  G06F2212/657 ,  G06F2212/68 ,  G06F2212/683 ,  G06F2212/7201

Abstract: PROBLEM TO BE SOLVED: To provide a technique capable of performing efficient address conversion in a virtual machine.SOLUTION: A processor 318 includes logic 322 for executing an instruction for synchronizing mapping stored in a translation look-aside buffer (TLB) 323 from system guest physical address (guest physical address) based on virtualization up to system host physical address (host physical address) based on virtualization with corresponding mapping stored in a system extension paging table (EPT) 328 based on virtualization.

Abstract translation: 要解决的问题：提供能够在虚拟机中执行有效的地址转换的技术。 解决方案：处理器318包括逻辑322，用于执行用于将存储在转换后备缓冲器（TLB）323中的映射与基于虚拟化的系统客户机物理地址（客户物理地址）同步的系统主机物理地址 基于虚拟化，基于虚拟化存储在系统扩展分页表（EPT）328中的对应映射。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：DE102007063960B3

公开(公告)日：2021-12-16

申请号：DE102007063960

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNETT STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/06

Abstract: Prozessor, welcher eine Logik aufweist, um einen Befehl auszuführen, eine Umsetzung von einer realen Adresse eines Gastes eines auf Virtualisierung basierenden Systems (realen Gastadresse) zu einer realen Adresse des Hosts des auf Virtualisierung basierenden Systems (realen Host-Adresse), die in einem Adressenübersetzungs-Pufferspeicher (TLB) gespeichert ist, mit einer entsprechenden Umsetzung zu synchronisieren, die in einer erweiterten Seitenwechseltabelle (EPT) des auf Virtualisierung basierenden Systems gespeichert ist.

公开(公告)号：GB2441039A

公开(公告)日：2008-02-20

申请号：GB0715604

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNETT STEVEN ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/10

Abstract: In a virtualisation based system, a Translation Lookaside Buffer (TLB) stores a mapping from a guest address to a host physical address. In response to an instruction and an operand, a logic circuit performs a synchronisation of a mapping from a guest address to a physical address of the host (host physical address) stored in the buffer with a corresponding mapping stored at least in part in an extended paging table (EPT). The synchronisation is based at least in part on the operand of the instruction which comprises at least one of a context descriptor and an EPT pointer. Preferably, the synchronisation comprises updating the mapping stored in the TLB based at least in part on the mapping stored in the EPT, where the mapping in the EPT is stored with the same guest address as the mapping stored in the TLB. The virtualisation based system may be a Virtual Machine Monitor.

公开(公告)号：DE102007037814B4

公开(公告)日：2021-12-02

申请号：DE102007037814

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNETT STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/06

Abstract: Prozessor (318) eines auf Virtualisierung basierenden Systems (300), der umfasst:einen Translation-Lookaside-Puffer, TLB, (323) um ein Mapping von einer physikalischen Gastadresse (412, 432, 452) zu einer physikalischen Host-Adresse (404, 414, 424) zu speichern; undeine Logikschaltung (322, 332, 334), um eine Synchronisierung des Mappings von der physikalischen Gastadresse (412, 432, 452) zur physikalischen Host-Adresse (404, 414, 424), die im Translation-Lookaside-Puffer (323) gespeichert ist, mit einem entsprechenden Mapping, das in einer erweiterten Paging-Tabelle, EPT, (328; 455, 465, 475) gespeichert ist, durchzuführen,wobei das entsprechende Mapping ein in der EPT (328; 455, 465, 475) gespeichertes Mapping mit derselben physikalischen Gastadresse (412, 432, 452) wie das im TLB (323) gespeicherte Mapping aufweist,wobei die Synchronisierung auf dem Operanden eines Befehls basiert,wobei der Operand einen EPT-Zeiger umfasst, undwobei eine Abruflogik (330) ferner einen ersten Operanden des Befehls, einen zweiten Operanden des Befehls und einen dritten Operanden des Befehls empfängt;die Logikschaltung (322, 332, 334) fernerdas Mapping auswählt, das zumindest teilweise in der EPT (328; 455, 465, 475) gespeichert ist, basierend auf einer Kontextbezeichnung, die aus dem ersten Operanden des Befehls erhalten wird;die Gastadresse (412, 432,452) auswählt, zumindest teilweise basierend auf dem zweiten Operanden des Befehls; undeinen Ausführungsmodus des Befehls auswählt, basierend auf dem dritten Operanden des Befehls;und wobei es sich bei dem Ausführungsmodus des Befehls um einen der folgenden handelt;ein erster Modus, in welchem nur ein einziges in dem TLB (323) gespeichertes und zu der physikalischen Gastadresse (412, 432,452) gehörendes Mapping mit der entsprechenden Umsetzung in der EPT (328; 455, 465, 475) synchronisiert wird;ein zweiter Modus, in welchem alle Mappings, die in dem TLB (323) gespeichert sind und zu einem EPT-Kontext gehören, der aus der Kontextbezeichnung erhalten wird, mit den entsprechenden Mappings in der EPT (328; 455, 465, 475) synchronisiert werden, wobei die Synchronisation des Mappings ein Synchronisieren jener Einträge im TLB (323) in dem EPT-Kontext, der in dem EPT-Zeiger spezifiziert ist, mit der erweiterten Paging-Tabelle,EPT, (328; 455, 465, 475) umfasst; undein dritter Modus, in welchem alle Mappings, die in dem TLB (323) gespeichert sind und zu irgendeinem EPT-Kontext gehören, der aus der Kontextbezeichnung erhalten wird, mit den entsprechenden Mappings in einer EPT (328; 455, 465, 475) synchronisiert werden.

公开(公告)号：DE102007063876A1

公开(公告)日：2015-06-18

申请号：DE102007063876

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： NEIGER GILBERT ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN ,  ANDERSON ANDREW V ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  BENNET STEVEN M ,  UHLIG RICHARD

IPC: G06F12/06

Abstract: Prozessor, welcher eine Logik aufweist, um einen Befehl auszuführen, eine Umsetzung von einer realen Adresse eines Gastes eines auf Virtualisierung basierenden Systems (realen Gastadresse) zu einer realen Adresse des Hosts des auf Virtualisierung basierenden Systems (realen Host-Adresse), die in einem Adressenübersetzungs-Pufferspeicher (TLB) gespeichert ist, mit einer entsprechenden Umsetzung zu synchronisieren, die in einer erweiterten Seitenwechseltabelle (EPT) des auf Virtualisierung basierenden Systems gespeichert ist

公开(公告)号：GB2441039B

公开(公告)日：2009-01-28

申请号：GB0715604

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNETT STEVEN ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/10

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.

公开(公告)号：DE102007037814A1

公开(公告)日：2008-03-27

申请号：DE102007037814

申请日：2007-08-10

Applicant: INTEL CORP

Inventor： BENNET STEVEN M ,  ANDERSON ANDREW V ,  NEIGER GILBERT ,  UHLIG RICHARD ,  RODGERS DION ,  MADUKKARUMUKUMANA RAJESH ,  RUST CAMRON ,  SCHOENBERG SEBASTIAN

IPC: G06F12/06

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.