公开(公告)号：AT525707T

公开(公告)日：2011-10-15

申请号：AT09166481

申请日：2009-07-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06K19/073

Abstract: The circuit has an intrusion attack detection device (5) comprising a single piece made of a conductive material, where the piece is surrounded by an insulating material. The piece has elongated conducting arms (16, 18) connected to a mobile rod (20) under tension or compression. A detection circuit (C) detects an electric connection between the piece and metallic conducting tracks (29, 30) to create a variation in length (L1, L2) of the arms during an attack by removing the insulating material for moving the rod to be in contact with the tracks. An independent claim is also included for a method for fabricating an integrated circuit.

公开(公告)号：AT512447T

公开(公告)日：2011-06-15

申请号：AT09179588

申请日：2009-12-17

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: H01H1/00

公开(公告)号：FR2946775A1

公开(公告)日：2010-12-17

申请号：FR0953968

申请日：2009-06-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06K19/073 ,  G06K19/077

Abstract: L'invention concerne un dispositif de détection d'amincissement du substrat d'une puce de circuit intégré, comportant, dans la couche active du substrat, des résistances diffusées (31, 33, 35, 37) en forme de barreaux reliées en un pont de Wheatstone, dans lequel : des premières résistances opposées (31, 33) du pont sont orientées selon une première direction ; les secondes résistances opposées (35, 37) du pont sont orientées selon une seconde direction ; et les première et seconde directions sont telles qu'un amincissement du substrat entraine une variation de la valeur de déséquilibre (V ) du pont.

公开(公告)号：FR3069376B1

公开(公告)日：2020-07-03

申请号：FR1756936

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T1) réalisé sur et dans une zone active comportant une région de source, une région de drain et ayant une largeur (W) comptée transversalement à la direction source-drain, le transistor ayant une région de grille (14) comprenant à son pied au moins une marche (17) qui s'étend au moins sur toute la largeur de la zone active.

公开(公告)号：FR3069954B1

公开(公告)日：2020-02-07

申请号：FR1757372

申请日：2017-08-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK ,  RIVERO CHRISTIAN ,  HUBERT QUENTIN

IPC: H01L23/00 ,  G05B1/01

Abstract: Circuit électronique intégré comportant un substrat semi-conducteur (1) comprenant un caisson semi-conducteur (2) isolé du reste du substrat (1) par au moins une région semi-conductrice (3) réalisée au moins en partie sous le caisson semi-conducteur (2), et comprenant un dispositif (DIS) de détection d'un amincissement du substrat (1) par sa face arrière comportant un transistor vertical (TR2), des moyens de polarisation du transistor vertical, et des moyens de comparaison (5) couplés au transistor vertical (TR2) et configurés pour générer un signal (RST) ayant une première valeur si la valeur du courant traversant le transistor vertical (TR2) est supérieure ou égale à une valeur seuil, et une deuxième valeur si la valeur du courant traversant le transistor vertical (TR2) est inférieure à la valeur seuil.

公开(公告)号：FR3069377A1

公开(公告)日：2019-01-25

申请号：FR1756935

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L27/115

Abstract: Circuit intégré comportant au moins un transistor MOS (T1) situé dans et sur un substrat semi-conducteur (SB) et ayant une région de drain (11), une région de source (13) et une région de grille (14), la région de grille comportant une première région (16) isolée de et située au-dessus du substrat et une deuxième région (18) isolée de et située au-dessus de la première région, la première région (16) ayant une première longueur (L16) comptée dans la direction drain source et la deuxième région (18) ayant une deuxième longueur (L18) comptée dans la direction drain source, la première longueur (L16) étant plus grande que la deuxième longueur (L18), la première région (16) débordant longitudinalement dans la direction drain source au moins d'un côté de la deuxième région (18) au-dessus d'au moins l'une des régions de source et de drain.

公开(公告)号：FR3069370A1

公开(公告)日：2019-01-25

申请号：FR1756939

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H01L23/522 ,  H05K1/02

Abstract: Circuit intégré comprenant un substrat (1), une partie d'interconnexion (3), une région isolante (2) située entre le substrat et la partie d'interconnexion et au moins une structure de leurre (STLR) située au sein de ladite région isolante et comportant un secteur siliciuré (CSS1) électriquement isolé du substrat.

公开(公告)号：FR3059146A1

公开(公告)日：2018-05-25

申请号：FR1661348

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (Vn) situé entre un niveau de métallisation inférieur (Mn) recouvert d'une couche d'encapsulation isolante (C1) et un niveau de métallisation supérieur (Mn+1), et au moins une discontinuité électrique (C10) entre au moins un premier via (V1) dudit niveau de vias et au moins une première piste (P1) dudit niveau de métallisation inférieur, située au niveau de ladite couche d'encapsulation (C1).

公开(公告)号：FR3021457B1

公开(公告)日：2017-10-13

申请号：FR1454552

申请日：2014-05-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： WUIDART SYVIE ,  RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L27/092 ,  H01L29/06

Abstract: Circuit intégré comprenant un substrat (1) et au moins un composant (TR) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Ce circuit comprend en outre une structure capacitive (STC) possédant une première électrode destinée à être reliée à un premier potentiel (GND), une deuxième électrode destinée à être reliée à un deuxième potentiel (Vdd), l'une des deux électrodes étant située au moins en partie dans la région isolante (2) ; la structure capacitive (STC) est ainsi configurée pour permettre également une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3034567B1

公开(公告)日：2017-04-28

申请号：FR1552744

申请日：2015-03-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  ORELLANA SEBASTIAN

IPC: H01L27/00 ,  H01H1/00

Abstract: De façon à par exemple améliorer le contact ohmique entre deux pièces métalliques (10, 20) situées à un niveau de métallisation (M3), on équipe ces deux pièces de deux vias déportés (101, 201) situés au niveau de métallisation (M3) et au moins partiellement au niveau de vias (V3) immédiatement supérieur. Chaque via déporté comporte par exemple un composé inoxydable ou quasi inoxydable tel qu'une couche barrière en Ti/TiN.