PROCEDE DE CONFIGURATION D'UN ESPACE MEMOIRE DIVISE EN ZONES MEMOIRE

    公开(公告)号:FR2890200A1

    公开(公告)日:2007-03-02

    申请号:FR0508729

    申请日:2005-08-25

    Abstract: L'invention concerne un procédé de configuration d'un espace mémoire (MEM), comprenant des étapes de : lecture dans l'espace mémoire (MEM) d'une information de configuration (SZ3), détermination d'une division d'au moins une partie de l'espace mémoire en zones mémoire (Z1-Z4) en fonction de l'information de configuration lue ; et d'attribution à chacune des zones mémoire d'un numéro d'accès (NBK) à utiliser pour accéder à un emplacement de donnée dans la zone mémoire, en combinaison avec une adresse logique de l'emplacement dans la zone mémoire. Application de l'invention aux puces RFID.

    22.
    发明专利
    未知

    公开(公告)号:FR2833781B1

    公开(公告)日:2004-03-12

    申请号:FR0116066

    申请日:2001-12-13

    Abstract: A contactless integrated circuit receiving an RF signal comprises a clock-signal generator to produce a clock signal from a first half wave and a second half wave representing the received RF signal. Also disclosed is a method for the generation of a clock signal in which the first half wave and the second half wave are compared to produce the clock signal. The invention is adapated for use in contactless cards, transponders, and the like.

    24.
    发明专利
    未知

    公开(公告)号:FR2833781A1

    公开(公告)日:2003-06-20

    申请号:FR0116066

    申请日:2001-12-13

    Abstract: The invention relates to a contactless integrated circuit which receives a radio frequency signal. According to the invention, the circuit comprises a clock generator, said generator being used to produce a clock signal (CLK) from a first alternation (AC0) and a second alternation (AC1) which are representative of the radio frequency signal received. The invention also relates to a method of generating a clock signal, during which the first and the second alternations are compared in order to produce the clock signal. The invention is suitable for contactless cards, transponders, etc.

    25.
    发明专利
    未知

    公开(公告)号:DE60000055T2

    公开(公告)日:2002-08-29

    申请号:DE60000055

    申请日:2000-09-11

    Abstract: The printed integrated circuit has an input circuit (200) and a write accessible memory (140). Binary signals (SA) are transmitted by direct contact between the card and reader (150). A write command (WR) is produced. The input circuit has a control circuit (220) receiving the binary signal and outputting a validation signal (VAL) which activates a write inhibition circuit (240) when the validation signal is inactive.

    27.
    发明专利
    未知

    公开(公告)号:FR2799026A1

    公开(公告)日:2001-03-30

    申请号:FR9912327

    申请日:1999-09-28

    Abstract: The printed integrated circuit has an input circuit (200) and a write accessible memory (140). Binary signals (SA) are transmitted by direct contact between the card and reader (150). A write command (WR) is produced. The input circuit has a control circuit (220) receiving the binary signal and outputting a validation signal (VAL) which activates a write inhibition circuit (240) when the validation signal is inactive.

    29.
    发明专利
    未知

    公开(公告)号:DE602006004367D1

    公开(公告)日:2009-01-29

    申请号:DE602006004367

    申请日:2006-08-25

    Abstract: A passive contactless integrated circuit includes an electrically programmable non-volatile data memory (MEM), a charge accumulation booster circuit for supplying a high voltage necessary for writing data in the memory. The integrated circuit includes a volatile memory point for memorizing an indicator flag, and circuitry for modifying the value of the indicator flag when the high voltage reaches a critical threshold for the first time after activating the booster circuit.

    CELLULE MEMOIRE VOLATILE REMANENTE
    30.
    发明专利

    公开(公告)号:FR2890483A1

    公开(公告)日:2007-03-09

    申请号:FR0509141

    申请日:2005-09-08

    Abstract: L'invention concerne une cellule mémoire volatile rémanente (PVCELL), pour mémoriser une donnée binaire (Fp) pendant un temps de rétention (Tp) indépendant d'une tension (Vcc) d'alimentation de la cellule mémoire. Selon l'invention, la cellule mémoire comprend un point mémoire capacitif (CMP) fournissant une tension rémanente (Vp) et ayant un temps de décharge déterminé, un interrupteur (T1) pour provoquer la décharge du point mémoire lorsqu'un signal d'effacement (RESET) présente une valeur active, un interrupteur (T2) pour provoquer la charge du point mémoire lorsqu'un signal d'écriture (SET) présente une valeur active, et un circuit détecteur-amplificateur (SACT) ayant une entrée (IN1) recevant la tension rémanente (Vp), et une sortie (OUT1) fournissant la donnée binaire (Fp). Application notamment à la gestion d'un drapeau d'inventaire dans un circuit intégré sans contact.

Patent Agency Ranking