公开(公告)号：FR2898223B1

公开(公告)日：2008-07-11

申请号：FR0601832

申请日：2006-03-01

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS ,  DE JONG JEAN JACQUES

IPC: H03K19/003 ,  G06F1/10

Abstract: An embodiment of the invention relates to a circuit for distributing an initial signal, comprising an input node receiving the initial signal, a plurality of terminal nodes each providing at least one resulting signal to a circuit component, and different connection branches between the input node and the plurality of terminal nodes, to which a plurality of intermediate nodes is connected, wherein connection branch is duplicated, so that each node among the input node and the intermediate nodes comprises two inputs and two outputs allowing double propagation of the initial signal towards the terminal nodes through duplicated connection branches, each terminal node terminal node receiving two input signals, images of the initial signal and providing the resulting initial signal: an image of the input signals if said input signals are identical, or inactive, if the input signals are different from each other.

公开(公告)号：FR2875349B1

公开(公告)日：2007-03-09

申请号：FR0409782

申请日：2004-09-15

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS

IPC: H03K3/356 ,  H01L23/552 ,  H01L23/62 ,  H03K19/007

Abstract: A multivibrator circuit includes a first data transfer port that receives, as input, multivibrator input data, a first, master, latch cell connected on the output side of the first transfer port, a second, slave, latch cell, and a second data transfer port placed between the first and second latch cells, each latch cell comprising a set of redundant data storage nodes. The transfer ports each include circuitry for writing data separately into each storage node.

公开(公告)号：FR2884968A1

公开(公告)日：2006-10-27

申请号：FR0503958

申请日：2005-04-20

Applicant: ST MICROELECTRONICS SA

Inventor： SCHOELLKOPF JEAN PIERRE ,  ROCHE PHILIPPE ,  JAOUEN HERVE

IPC: H01L27/11 ,  H01L21/768 ,  H01L21/8244

Abstract: Un circuit électronique intégré comprend des composants actifs (TN1, T2) disposés à la surface (S0) d'un substrat (100) et reliés par des connexions électriques disposées au sein d'un niveau de métallisation (M1). Un matériau diélectrique situé entre la surface du substrat et le niveau de métallisation, ou dans le niveau de métallisation, présente localement une valeur de permittivité diélectrique supérieure, de façon à accroître sélectivement une capacité entre certaines portions des composants actifs ou des connexions (BLTI, GND, SPF). Un état électrique du circuit en fonctionnement est alors stabilisé, grâce à une charge électrique supérieure portée par les portions des composants actifs ou des connexions dont la capacité est accrue. Le circuit peut être une cellule de mémoire statique à accès aléatoire (C1, C2).

公开(公告)号：FR2875349A1

公开(公告)日：2006-03-17

申请号：FR0409782

申请日：2004-09-15

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS

IPC: H03K3/356 ,  H01L23/552 ,  H01L23/62 ,  H03K19/007

Abstract: Cette bascule protégée contre des pics de courant ou de tension comprend une première porte (P1) de transfert de données recevant, en entrée, des données d'entrée (D, DN) de la bascule, une première cellule de verrouillage maître (C1) raccordée en sortie de la première porte de transfert, une deuxième cellule de verrouillage esclave et une deuxième porte de transfert de données disposée entre les première et deuxième cellules de verrouillage, chaque cellule de verrouillage comprenant un ensemble de noeuds de stockage de données redondants.Les portes de transfert comprennent chacune des moyens (C'1, C'2, C'3, C'4) pour écrire séparément des données dans chaque noeud de stockage.

公开(公告)号：FR2872356A1

公开(公告)日：2005-12-30

申请号：FR0406952

申请日：2004-06-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

IPC: G11C11/412 ,  H03K3/037 ,  H03K3/356 ,  H03K19/094

Abstract: L'invention concerne un circuit bistable comprenant un premier inverseur (I1) et un circuit d'inversion capacitif dont une entrée est connectée à une sortie (S) du premier inverseur (I1).Selon l'invention, le circuit d'inversion capacitif comprend un moyen pour isoler (INT ; T3, T4) une sortie du circuit d'inversion capacitif d'une entrée (E) du premier inverseur (I1) lorsque le dit moyen d'isolation reçoit une signal de validation (GATE) actif, ou pour connecter la dite sortie du circuit d'inversion capacitif à l'entrée (E) du premier inverseur (I1) sinon.L'invention concerne également une bascule latch et une bascule flip-flop comprenant un circuit bistable selon l'invention.

公开(公告)号：FR2802339A1

公开(公告)日：2001-06-15

申请号：FR9915564

申请日：1999-12-09

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE

IPC: H01L27/02 ,  H01L27/11 ,  H01L29/78 ,  H01L27/105

Abstract: N+ type gate region (2), drain region (3) and source region (4) are formed on a grounded P+ type substrate (10). N+ type buried layer (6) is extended under drain region and connected to gate region through a diode (8). An Independent claim is also included for SRAM cell.