公开(公告)号：FR2951024A1

公开(公告)日：2011-04-08

申请号：FR0956858

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  PETIT DAVID ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L41/22 ,  H03H9/15

Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs BAW (31), chaque résonateur comportant : au dessus d'un substrat (3), un résonateur piézoélectrique (5), et à côté du résonateur piézoélectrique, un plot de contact relié à une électrode du résonateur piézoélectrique ; et entre le résonateur piézoélectrique et le substrat, un miroir de Bragg (37), comportant au moins une couche conductrice (37b) s'étendant entre ledit au moins un plot et le substrat (3), et au moins une couche d'oxyde de silicium (37a) s'étendant entre le plot et le substrat, ce procédé comportant les étapes suivantes : déposer la couche d'oxyde de silicium (37a) ; et réduire les inégalités d'épaisseur de cette couche (37a) liées au procédé de dépôt, de sorte qu' elle présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque plot.

公开(公告)号：FR2908925B1

公开(公告)日：2009-02-20

申请号：FR0610040

申请日：2006-11-17

Applicant: ST MICROELECTRONICS SA ,  CENTRE NAT RECH SCIENT

Inventor： JOBLOT SYLVAIN ,  SEMOND FABRICE ,  MASSIES JEAN ,  CORDIER YVON ,  DUBOZ JEAN YVES

IPC: H01L21/8238 ,  H01L27/06 ,  H01L27/15

公开(公告)号：FR2994019A1

公开(公告)日：2014-01-31

申请号：FR1257227

申请日：2012-07-25

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA

Inventor： LAMY YANN ,  GUILLER OLIVIER ,  JOBLOT SYLVAIN

IPC: H01G4/33 ,  H01L21/02

Abstract: L'invention a trait à un procédé pour la réalisation d'une capacité comprenant une formation d'un empilement capacitif dans une portion d'un substrat (112), le procédé comportant : la formation d'une cavité (165) suivant l'épaisseur de la portion du substrat (112) à partir d'une face supérieure dudit substrat (112), le dépôt d'une pluralité de couches participant à l'empilement capacitif sur la paroi de la cavité (165) et sur la surface de la face supérieure et un enlèvement de la matière des couches jusqu'à la surface de la face supérieure, caractérisé en ce que la formation de la cavité (165) comporte la formation d'au moins une tranchée (164) et, associé à chaque tranchée (164), d'au moins un caisson (163), ladite au moins une tranchée (164) comportant une embouchure de tranchée débouchant dans le caisson (163), ledit caisson (163) comportant une embouchure de caisson débouchant au niveau de la surface de la face supérieure, l'embouchure de caisson étant formée plus grande que l'embouchure de tranchée.

公开(公告)号：FR2993397A1

公开(公告)日：2014-01-17

申请号：FR1256838

申请日：2012-07-16

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN

IPC: H01L23/02

Abstract: Le dispositif semi-conducteur comprend une plaquette comprenant une plaque de substrat (11) et présentant une face avant (11a) et un trou arrière (55) ouvert vers l'arrière et aménagé au moins en partie dans la plaque de substrat (11) et présentant un fond (58), et une pluralité de condensateurs (C1, C2) en forme de colonnes (56, 57) qui s'étendent vers l'arrière en saillie dans le trou arrière (55) par rapport au fond (58) de ce trou arrière et qui sont situées à distance les unes des autres. Chaque condensateur comprend une couche ou partie intérieure (32, 33 ; 37, 38) conductrice de l'électricité formant une électrode intérieure (Eint) et présentant une surface avant (26a, 28a) de connexion électrique, une couche extérieure (30, 35) conductrice de l'électricité formant une électrode extérieure (Eext) et présentant, dans le trou arrière, une surface de connexion électrique arrière, et une couche intermédiaire diélectrique (31, 36) entre la couche intérieure et la couche extérieure, formant une couche de séparation (Cs) entre lesdites électrodes.

公开(公告)号：FR2991108A1

公开(公告)日：2013-11-29

申请号：FR1254786

申请日：2012-05-24

Applicant: ST MICROELECTRONICS SA

Inventor： JOBLOT SYLVAIN ,  BAR PIERRE

IPC: H01P3/00 ,  H05K1/18 ,  H05K3/30

Abstract: L'invention concerne un procédé de fabrication d'un circuit intégré dans un substrat semiconducteur (101) comportant des vias traversants et une ligne coplanaire, comprenant les étapes suivantes : former des composants actifs (103) et un ensemble de niveaux de métallisation avant ; graver simultanément par la face arrière un trou (111) d'un via traversant et une tranchée (112) traversant le substrat sur au moins 50 % de sa hauteur ; revêtir d'un matériau conducteur (116) les parois et le fond du trou et de la tranchée ; et combler le trou et la tranchée d'un matériau de comblement isolant (120) ; et former une ligne coplanaire (124, 125, 126) s'étendant sur la face arrière du substrat, en regard de la tranchée et parallèlement à celle-ci, de telle sorte que les conducteurs latéraux (125, 126) de la ligne coplanaire soient électriquement connectés au matériau conducteur revêtant les parois de la tranchée.

公开(公告)号：FR2978295A1

公开(公告)日：2013-01-25

申请号：FR1156516

申请日：2011-07-18

Applicant: ST MICROELECTRONICS SA

Inventor： CARPENTIER JEAN-FRANCOIS ,  BAR PIERRE ,  JOBLOT SYLVAIN

IPC: H01L21/768 ,  H01L21/70 ,  H01L23/522

Abstract: L'invention concerne un procédé de formation d'une structure portant des niveaux d'interconnexion (3, 5) sur sa face avant et sur sa face arrière et comprenant une pluralité de vias traversants, ledit procédé comprenant les étapes suivantes : former des niveaux d'interconnexion (3, 5) sur les deux faces d'une tranche de silicium (1) ; former, par gravure, des ouvertures dans la structure à partir de l'une de ses faces jusqu'à atteindre la limite entre la tranche de silicium (1) et les niveaux d'interconnexion de l'autre face de la structure ; et recouvrir le fond et les parois des ouvertures d'au moins une couche d'un matériau conducteur (57).

公开(公告)号：FR2976120A1

公开(公告)日：2012-12-07

申请号：FR1154824

申请日：2011-06-01

Applicant: ST MICROELECTRONICS SA

Inventor： JOBLOT SYLVAIN ,  BAR PIERRE

IPC: H01L21/70

Abstract: Circuit intégré d'une plaque de silicium sur isolant, et procédé de fabrication correspondant, comportant au dessus d'un support semi-conducteur , au moins un guide d'ondes coplanaire (CPW), au moins une liaison traversante électriquement conductrice (TSV) débouchant sur la face du support opposée à celle supportant le guide d'ondes coplanaire et traversant le support semi-conducteur, et au moins une tranchée (CL) disposée sous le guide d'ondes s'étendant sur au moins toute la longueur du guide d'ondes et ayant sensiblement la même profondeur que ladite liaison traversante électriquement conductrice.

公开(公告)号：FR2951024B1

公开(公告)日：2012-03-23

申请号：FR0956858

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  PETIT DAVID ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L41/22 ,  H03H9/15

公开(公告)号：FR2951027A1

公开(公告)日：2011-04-08

申请号：FR0956872

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  PETIT DAVID ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L41/22 ,  H03H9/15

Abstract: L'invention concerne un résonateur BAW (11) comportant, entre un résonateur piézoélectrique (15) et un substrat (13) : un miroir de Bragg (17) comprenant une alternance de couches de tungstène (7a) et de couches d'oxyde de silicium (7b) ; et du côté du substrat, au moins une couche (19) en un premier matériau absorbant pour les ondes acoustiques et présentant une impédance acoustique inférieure à celle du tungstène.