PROCEDE D'AJUSTEMENT A LA FABRICATION D'UN CIRCUIT COMPRENANT UN ELEMENT RESONANT

    公开(公告)号:FR2951025A1

    公开(公告)日:2011-04-08

    申请号:FR0956860

    申请日:2009-10-01

    Abstract: L'invention concerne un procédé d'ajustement à la fabrication de la capacité d'un condensateur (45) reposant sur un substrat (3), ce procédé comprenant les étapes suivantes : a) former, parallèlement à la surface du substrat, une première électrode (45a) et la recouvrir d'une couche diélectrique ; b) former, sur une première portion (47b) de la couche diélectrique, une deuxième électrode (47c) ; c) mesurer la capacité entre la première électrode (45a) et la deuxième électrode (47c), et en déduire la capacité à ajouter pour obtenir la capacité visée ; d) amincir une seconde portion (49b) de la couche diélectrique, non recouverte par la deuxième électrode (47c), de façon que l'épaisseur de cette seconde portion soit adaptée à la réalisation de la capacité déduite ; et e) former une troisième électrode sur la portion amincie et la connecter à la deuxième électrode.

    PROCEDE DE FABRICATION DE RESONATEURS BAW SUR UNE TRANCHE SEMICONDUCTRICE

    公开(公告)号:FR2951026A1

    公开(公告)日:2011-04-08

    申请号:FR0956868

    申请日:2009-10-01

    Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs (11), chaque résonateur comportant, au dessus d'un substrat semiconducteur (3), un empilement de couches comprenant, dans l'ordre à partir de la surface du substrat : un miroir de Bragg (7) ; une couche de compensation (13) en un matériau ayant un coefficient de température de la vitesse acoustique de signe opposé à celui de l'ensemble des autres couches de l'empilement ; et un résonateur piézoélectrique (5), ce procédé comportant les étapes successives suivantes : a) déposer la couche de compensation (13) ; et b) réduire les inégalités d'épaisseur de la couche de compensation liées au procédé de dépôt, de sorte que cette couche présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque résonateur BAW.

    PROCEDE DE FABRICATION DE RESONATEUR BAW A FACTEUR DE QUALITE ELEVE

    公开(公告)号:FR2951024A1

    公开(公告)日:2011-04-08

    申请号:FR0956858

    申请日:2009-10-01

    Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs BAW (31), chaque résonateur comportant : au dessus d'un substrat (3), un résonateur piézoélectrique (5), et à côté du résonateur piézoélectrique, un plot de contact relié à une électrode du résonateur piézoélectrique ; et entre le résonateur piézoélectrique et le substrat, un miroir de Bragg (37), comportant au moins une couche conductrice (37b) s'étendant entre ledit au moins un plot et le substrat (3), et au moins une couche d'oxyde de silicium (37a) s'étendant entre le plot et le substrat, ce procédé comportant les étapes suivantes : déposer la couche d'oxyde de silicium (37a) ; et réduire les inégalités d'épaisseur de cette couche (37a) liées au procédé de dépôt, de sorte qu' elle présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque plot.

    6.
    发明专利
    未知

    公开(公告)号:AT527754T

    公开(公告)日:2011-10-15

    申请号:AT10158033

    申请日:2010-03-26

    Abstract: The device has a resonant stack (32) comprising metallic conductive layers (34, 38) and a piezoelectric layer (36), where one of the metallic layers is formed on a silicon substrate (30). A buried cavity (40) is formed deeply in the substrate. Thickness of the silicon substrate above the cavity has a first value in a first region (42) situated opposite to center of the stack, a second value in a second region (44) situated under the periphery of the stack and a third value in a third region (46) enclosing the second region, where the second value is greater than first and third values. An independent claim is also included for a method for forming a resonant device.

    TRANSISTOR DMOS SUR SOI
    8.
    发明专利

    公开(公告)号:FR2982072A1

    公开(公告)日:2013-05-03

    申请号:FR1159698

    申请日:2011-10-26

    Abstract: L'invention concerne un transistor DMOS sur SOI comprenant une grille allongée (7) s'étendant sur toute la largeur d'une zone active ; une région de drain (5) d'un premier type de conductivité s'étendant sur toute la largeur de la zone active ; une région de source (18) du premier type de conductivité s'étendant parallèlement à la grille et s'arrêtant avant la limite de la zone active au moins d'un côté de la largeur du transistor, un intervalle (d) existant entre la limite de la région de source et la limite de la zone active ; une région de corps (10, 30) d'un deuxième type de conductivité s'étendant sous la grille et dans ledit intervalle ; une région (31) plus fortement dopée du deuxième type de conductivité s'étendant sur une partie (dl) dudit intervalle du côté de la limite de la zone active ; et une métallisation de source allongée (MS) s'étendant sur toute la largeur de la zone active.

Patent Agency Ranking