公开(公告)号：EP3053181A1

公开(公告)日：2016-08-10

申请号：EP14781789.4

申请日：2014-09-24

Applicant: Cavendish Kinetics, Inc.

Inventor： RENAULT, Mickael ,  JOSHI, Vikram ,  VAN KAMPEN, Robertus Petrus ,  MAGUIRE, Thomas L. ,  KNIPE, Richard L.

IPC: H01H59/00 ,  H01G5/16

CPC classification number: H01G5/16 ,  B81B3/0086 ,  B81B2201/0221 ,  B81B2203/04 ,  B81C1/00166 ,  B81C2201/0104 ,  B81C2201/0109 ,  H01G5/011 ,  H01H59/0009

Abstract: The present invention generally relates to a MEMS device and a method of manufacture thereof. The RF electrode, and hence, the dielectric layer thereover, has a curved upper surface that substantially matches the contact area of the bottom surface of the movable plate. As such, the movable plate is able to have good contact with the dielectric layer and thus, good capacitance is achieved.

Abstract translation: 本发明一般涉及MEMS器件及其制造方法。 RF电极以及因此其上的电介质层具有基本上与可移动板的底表面的接触面积匹配的弯曲的上表面。 因此，可移动板能够与电介质层良好的接触，从而实现良好的电容。

公开(公告)号：EP1997772A2

公开(公告)日：2008-12-03

申请号：EP08075598.6

申请日：2002-05-16

Applicant: Micronit Microfluidics B.V.

Inventor： Schlautmann, Stefan ,  Gardeniers, Johannes Gerardus Elisabeth ,  Van den Berg, Albert

IPC: B81B1/00 ,  B81C1/00

CPC classification number: B81C1/00119 ,  B01L3/502707 ,  B01L2200/10 ,  B01L2300/0874 ,  B01L2300/0883 ,  B01L2300/0887 ,  B01L2400/0418 ,  B81B2201/0214 ,  B81B2201/058 ,  B81B2203/0338 ,  B81C2201/0104 ,  G01N33/48707 ,  Y10T137/2191

Abstract: The invention relates to a microfluidic device comprising: a substrate provided with a fluid channel; a plurality of electro osmotic flow drive sections for providing electro osmotic flow in the channel, each drive section comprising electric field electrodes, exposed to the channel, and one or more gate electrodes, separated from the channel by an insulating layer, and control means connected to said electrodes of each drive section so as to control the direction of the electro osmotic flow in the channel.

Abstract translation: 本发明涉及一种微流体装置，包括：具有流体通道的基底; 多个电渗流驱动部分，用于在通道中提供电渗流，每个驱动部分包括暴露于通道的电场电极，以及通过绝缘层与通道分离的一个或多个栅电极，以及连接的控制装置 到每个驱动部分的所述电极，以便控制通道中电渗透流的方向。

公开(公告)号：EP0606220B1

公开(公告)日：1997-03-26

申请号：EP92914941.7

申请日：1992-06-12

Applicant: HARRIS CORPORATION

Inventor： BEITMAN, Bruce, A.

IPC: G01P15/12

CPC classification number: B81C1/0015 ,  B81B2201/0235 ,  B81B2203/0315 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/019 ,  B81C2201/0191 ,  G01P15/0802 ,  G01P2015/0828

Abstract: A semiconductor accelerometer is formed by attaching a semiconductor layer to a handle wafer by a thick oxide layer. Accelerometer geometry is patterned in the semiconductor layer, which is then used as a mask to etch out a cavity in the underlying thick oxide. The mask may include one or more apertures, so that a mass region will have corresponding apertures to the underlying oxide layer. The structure resulting from an oxide etch has the intended accelerometer geometry of a large volume mass region supported in cantilever fashion by a plurality of piezo-resistive arm regions to a surrounding, supporting portion of the semiconductor layer. Directly beneath this accelerometer geometry is a flex-accommodating cavity realized by the removal of the underlying oxide layer. The semiconductor layer remains attached to the handle wafer by means of the thick oxide layer that surrounds the accelerometer geometry, and which was adequately masked by the surrounding portion of the top semiconductor layer during the oxide etch step. In a second embodiment support arm regions are dimensioned separately from the mass region, using a plurality of buried oxide regions as semiconductor etch stops.

公开(公告)号：JP6434502B2

公开(公告)日：2018-12-05

申请号：JP2016519987

申请日：2014-09-24

Applicant: キャベンディッシュ・キネティックス・インコーポレイテッド ,  CAVENDISH KINETICS, INC.

Inventor： ミカエル・ルノー ,  ビクラム・ジョシ ,  ロベルトゥス・ペトルス・ファン・カンペン ,  トーマス・エル・マグワイア ,  リチャード・エル・ナイプ

IPC: B81B3/00 ,  B81C1/00 ,  H01G5/16

CPC classification number: H01G5/16 ,  B81B3/0086 ,  B81B2201/0221 ,  B81B2203/04 ,  B81C1/00166 ,  B81C2201/0104 ,  B81C2201/0109 ,  H01G5/011 ,  H01H59/0009

公开(公告)号：JP2017534186A

公开(公告)日：2017-11-16

申请号：JP2017543719

申请日：2015-10-20

Applicant: ヘッドウェイテクノロジーズ インコーポレイテッド ,  ヘッドウェイテクノロジーズ インコーポレイテッド

Inventor： テリー ムーア ,  テリー ムーア ,  ブラント ニース ,  ブラント ニース

IPC: H01L21/304 ,  B24B37/013 ,  B24B49/12

CPC classification number: B24B37/013 ,  B24B49/12 ,  B81C99/0065 ,  B81C2201/0104 ,  H01L21/302 ,  H01L21/31053 ,  H01L21/3212 ,  H01L22/12 ,  H01L22/26

Abstract: 適応フィードバック制御方法は、基板上の2つの環状領域間の誘電体層の除去の時間差を最小にするための化学機械研磨(CMP:Chemical Mechanical Polish)工程のために提供される。光学窓を備えた光学システムは、研磨パッドの下を通り、少なくとも2つの環状領域からの反射光干渉信号を検出する。事前除去時間の差は決定され、CMPヘッドメンブレンの圧力およびリテーニングリングの圧力のどちらか一方または両方も対する調整値を計算するために用いられる。この圧力の調整値は、2回目の研磨サイクルが必要になるのを防ぐとともに、少なくとも2つの環状領域の金属層におけるディッシング(dishing)の差および抵抗の差を小さくするために、研磨サイクルの最後の前に適用される。いくつかの態様では、サイクルの最後の前に、第2の圧力の調整がなされ、異なるCMPヘッドメンブレンの圧力の調整が、異なる圧力部分でなされる。【選択図】4A

公开(公告)号：KR1020060130629A

公开(公告)日：2006-12-19

申请号：KR1020067015149

申请日：2005-01-03

Applicant: 마이크로패브리카 인크.

Inventor： 쿠마르,아나다,에이치. ,  코헨,아담,엘. ,  로카르드,마이클,에스.

IPC: H01L21/304

CPC classification number: C25D5/48 ,  B33Y10/00 ,  B81C1/00492 ,  B81C99/0065 ,  B81C2201/0104 ,  B81C2201/0197 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/10 ,  C25D21/12 ,  H01L21/2885 ,  H01L21/76885 ,  Y10T156/1052

Abstract: Some embodiments of the present invention provide processes and apparatus for electrochemically fabricating multilayer structures (98) (e.g. mesoscale or microscale structures) with improved endpoint detection and parallelism maintenance for materials (e.g. layers) that are planarized during the electrochemical fabrication process. Some methods involve the use of a fixture during planarization that ensures that planarized planes of material are parallel to other deposited planes within a given tolerance. Some methods involve the use of an endpoint detection fixture (292, 294, 296, 298) that ensures precise heights of deposited materials relative to an initial surface of a substrate (82), relative to a first deposited layer, or relative to some other layer formed during the fabrication process. In some embodiments planarization may occur via lapping while other embodiments may use a diamond fly cutting machine (408).

Abstract translation: 本发明的一些实施例提供了用于电化学制造多层结构（98）（例如中尺度或微结构）的方法和装置，其具有改进的端点检测和在电化学制造过程中被平坦化的材料（例如层）的并行维护。 一些方法涉及在平坦化期间使用夹具，其确保材料的平面化平面平行于给定公差内的其它沉积平面。 一些方法涉及使用端点检测固定装置（292,294,296,298），其相对于第一沉积层相对于衬底（82）的初始表面或相对于某些其它材料确保沉积材料的精确高度 在制造过程中形成的层。 在一些实施例中，平面化可以通过研磨发生，而其他实施例可以使用金刚石切片机（408）。

公开(公告)号：EP2542499A2

公开(公告)日：2013-01-09

申请号：EP11707299.1

申请日：2011-02-25

Applicant: Cavendish Kinetics Inc.

Inventor： LACEY, Joseph Damian Gordon ,  MAGUIRE, Thomas L. ,  JOSHI, Vikram ,  YOST, Dennis J.

IPC: B81C1/00

CPC classification number: B81C1/00095 ,  B81B2203/04 ,  B81B2207/07 ,  B81C1/00611 ,  B81C2201/0104

Abstract: The present invention generally relates to the formation of a micro-electromechanical system (MEMS) cantilever switch in a complementary metal oxide semiconductor (CMOS) back end of the line (BEOL) process. The cantilever switch is formed in electrical communication with a lower electrode in the structure. The lower electrode may be either blanket deposited and patterned or simply deposited in vias or trenches of the underlying structure. The excess material used for the lower electrode is then planarized by chemical mechanical polishing or planarization (CMP). The cantilever switch is then formed over the planarized lower electrode.

公开(公告)号：EP2219215A1

公开(公告)日：2010-08-18

申请号：EP08864653.4

申请日：2008-12-12

Applicant: Fujikura, Ltd.

Inventor： YAMAMOTO, Satoshi ,  HASHIMOTO, Hirokazu

IPC: H01L23/02 ,  H01L27/14 ,  H01L29/84 ,  B81C3/00

CPC classification number: B81C1/00317 ,  B81C2201/0104 ,  B81C2201/0108 ,  B81C2201/0125 ,  B81C2203/0118 ,  B81C2203/0145 ,  H01L27/14618 ,  H01L27/14627 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method of manufacturing a semiconductor device includes: a bonding step of bonding a first substrate with optical transparency and a second substrate having a surface on which a functional element is provided to each other such that the functional element faces the first substrate; a thinning step of thinning at least one of the first and second substrates; and a through-hole forming step of forming a cavity and a through-hole communicated with the cavity in at least part of a bonding portion between the first and second substrates. According to the present invention, it is possible to prevent irregularities or cracks caused by the presence or absence of the cavity and more regularly thin the substrate. In addition, it is possible to manufacture a semiconductor device capable of contributing to the miniaturization of devices and electronic equipment having the devices, using a more convenient process.

Abstract translation: 一种制造半导体器件的方法包括：键合步骤，将具有光学透明性的第一基板和具有其上设置有功能元件的表面的第二基板彼此键合，使得功能元件面向第一基板; 减薄第一和第二基板中的至少一个的减薄步骤; 以及通孔形成步骤，在第一和第二基板之间的接合部分的至少一部分中形成腔体和与腔体连通的通孔。 根据本发明，可以防止由空腔的存在或不存在引起的不规则或裂缝，并且更规则地使基板变薄。 此外，可以使用更便利的工艺来制造能够有助于装置和具有该装置的电子设备的小型化的半导体装置。

公开(公告)号：EP1711961A4

公开(公告)日：2008-10-22

申请号：EP05704921

申请日：2005-01-03

Applicant: MICROFABRICA INC

Inventor： KUMAR ANANDA H ,  COHEN ADAM L ,  LOCKARD MICHAEL S

IPC: C25D1/00 ,  B05D1/38 ,  B24B49/00 ,  B81C1/00 ,  C08K3/00 ,  C25D3/30 ,  C25D3/38 ,  C25D3/48 ,  C25D5/02 ,  C25D5/10 ,  C25D15/02 ,  C25D21/12 ,  G01B5/06 ,  G01B5/28 ,  H01L21/288 ,  H01L21/301 ,  H01L21/302 ,  H01L21/3105 ,  H01L21/4763 ,  H01L21/768

CPC classification number: C25D5/48 ,  B33Y10/00 ,  B81C1/00492 ,  B81C99/0065 ,  B81C2201/0104 ,  B81C2201/0197 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D5/10 ,  C25D21/12 ,  H01L21/2885 ,  H01L21/76885 ,  Y10T156/1052

Abstract: Some embodiments of the present invention provide processes and apparatus for electrochemically fabricating multilayer structures (98) (e.g. mesoscale or microscale structures) with improved endpoint detection and parallelism maintenance for materials (e.g. layers) that are planarized during the electrochemical fabrication process. Some methods involve the use of a fixture during planarization that ensures that planarized planes of material are parallel to other deposited planes within a given tolerance. Some methods involve the use of an endpoint detection fixture (292, 294, 296, 298) that ensures precise heights of deposited materials relative to an initial surface of a substrate (82), relative to a first deposited layer, or relative to some other layer formed during the fabrication process. In some embodiments planarization may occur via lapping while other embodiments may use a diamond fly cutting machine (408).

Abstract translation: 本发明的一些实施例中用于制造电化学多层结构（E. G.尺度或微米结构）具有改进的终点检测和并行维护材料（E. G.层）没有被在电化学制造工艺平坦化提供的方法和装置。 一些方法涉及平整过程中使用夹具确实保证没有材料的平坦化面给定的公差范围内平行于其他存放图。 一些方法涉及使用终点检测器具的那样沉积的材料相对的保证了精确的高度，以一个基底，相对于第一沉积层，或相对于在制造过程中形成的一些其他层的初始表面上。 在一些实施例中的平坦化可以通过研磨而其它实施例可以使用金刚石飞切机好发。

公开(公告)号：EP0606220A1

公开(公告)日：1994-07-20

申请号：EP92914941.0

申请日：1992-06-12

Applicant: HARRIS CORPORATION

Inventor： BEITMAN, Bruce, A.

IPC: G01P15 ,  B81B3 ,  H01L21 ,  H01L29

CPC classification number: B81C1/0015 ,  B81B2201/0235 ,  B81B2203/0315 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/019 ,  B81C2201/0191 ,  G01P15/0802 ,  G01P2015/0828

Abstract: On produit un accéléromètre à semi-conducteurs en fixant une couche semi-conductrice à une tranche de support par l'intermédiaire d'une couche d'oxyde épaisse. Une configuraton d'accéléromètre est produite dans la couche semi-conductrice, qui est alors utilisée comme un masque permettant de graver une cavité dans l'oxyde épais sous-jacent. Le masque peut comprendre une ou plusieurs ouvertures, de sorte qu'une région formant la masse présentera des ouvertures correspondantes à celles de la couche d'oxyde sous-jacente. La structure obtenue à partir d'une gravure d'oxyde présente la configuration d'accéléromètre prescrite composée d'une région formant une masse de large volume soutenue en porte-à-faux par une multiplicité de régions piézorésistives en forme de bras qui relient la masse à une partie de support périphérique de la couche semi-conductrice. Immédiatement au-dessous de cette configuration d'accéléromètre se trouve une cavité destinée à la flexion, créée lorsqu'on enlève la couche d'oxyde sous-jacente. La couche semi-conductrice demeure fixée à la tranche de support par l'intermédiaire de la couche d'oxyde épaisse qui entoure la configuration d'accéléromètre, et qui a été masquée de manière appropriée par la partie périphérique de la couche semi-conductrice supérieure au cours de l'étape de gravure de l'oxyde. Selon un second mode de réalisation, les régions de support en forme de bras sont dimensionnées séparément de la région formant la masse, et l'on utilise une multiplicité de régions d'oxyde enfouies comme élément d'arrêt de gravure de semi-conducteur.