-
公开(公告)号：KR101599570B1
公开(公告)日：2016-03-03
申请号：KR1020117003267
申请日：2009-07-06
Applicant: 로베르트 보쉬 게엠베하
CPC classification number: B81C1/00166 , B81B2201/033 , B81C2201/014
Abstract: 본발명은, 베이스기판상에제1 에칭중지층을형성하는단계[이때, 제1 에칭중지층은연속된컷아웃의제1 패턴을상기에칭중지층이갖도록형성된다]와, 제1 에칭중지층상에제1 전극재료층을형성하는단계와, 제1 전극재료층상에제2 에칭중지층을형성하는단계[이때, 제2 에칭중지층은제1 패턴과는상이한, 연속된컷아웃의제2 패턴을상기제2 에칭중지층이갖도록형성된다]와, 제2 에칭중지층상에제2 전극재료층을형성하는단계와, 구조화된마스크를제2 전극재료층상에형성하는단계와, 제1 전극재료층으로부터하나이상의제1 전극유닛을에칭하고제2 전극재료층으로부터하나이상의제2 전극유닛을에칭하기위해제1 방향으로제1 에칭단계를구현하고, 제1 방향에반대되는제2 방향으로제2 에칭단계를구현하는단계를포함하는, 마이크로기계부품(100)의제조방법에관한것이다. 또한, 본발명은마이크로기계부품(100)에관한것이다.
-
公开(公告)号：KR101352434B1
公开(公告)日：2014-01-22
申请号：KR1020120099218
申请日：2012-09-07
Applicant: 주식회사 디비하이텍
IPC: H01L29/00
CPC classification number: B81C1/00015 , B81B3/0018 , B81B2201/018 , B81C1/00801 , B81C2201/014
Abstract: The present invention includes the step of forming a lower electrode pattern on a substrate; the step of forming a first interlayer insulation layer on the lower electrode pattern; the step of forming an upper electrode pattern on the first interlayer insulation layer; the step of forming a second interlayer insulation layer on the upper electrode pattern; the step of forming a wet etching blocking layer positioned at the side surface by penetrating the first interlayer insulation layer; the step of forming a cavity exposing the side surface of the wet etching blocking layer by wet etching the second interlayer insulation layer; and the step of forming a contact ball in the cavity.
Abstract translation: 本发明包括在基板上形成下电极图案的步骤; 在所述下电极图案上形成第一层间绝缘层的步骤; 在所述第一层间绝缘层上形成上电极图案的步骤; 在上电极图案上形成第二层间绝缘层的步骤; 通过穿透第一层间绝缘层形成位于侧表面的湿蚀刻阻挡层的步骤; 通过湿式蚀刻第二层间绝缘层形成暴露湿蚀刻阻挡层的侧表面的空腔的步骤; 以及在空腔中形成接触球的步骤。
-
公开(公告)号：KR1020120131788A
公开(公告)日：2012-12-05
申请号：KR1020110050200
申请日：2011-05-26
Applicant: 삼성전기주식회사
CPC classification number: B81C1/00158 , B81B3/0062 , B81B3/007 , B81B2201/0235 , B81B2203/053 , B81C1/00484 , B81C1/00531 , B81C1/00539 , B81C1/00571 , B81C2201/01 , B81C2201/0132 , B81C2201/0133 , B81C2201/014 , C09K13/00 , C09K13/08 , G01C19/56 , G01P15/0802 , G01P15/0922 , G01P15/18 , G01P2015/084 , G01P2015/0871
Abstract: PURPOSE: An inertia sensor and manufacturing method thereof are provided to promote sensitivity by reducing a spring constant of a membrane. CONSTITUTION: An inertia sensor(100) includes a membrane(110) of a plate, an adhesion unit(123), a mass(120), and a first adhesive layer(130). The adhesive unit is arranged at a center lower unit(113) of the membrane. The mass is arranged outside the adhesion unit and is passed through an upper and lower direction. The mass includes a patterning unit(125). The first adhesive layer is formed between the membrane and the adhesion unit.
Abstract translation: 目的：提供惯性传感器及其制造方法，以通过降低膜的弹簧常数来提高灵敏度。 构成：惯性传感器（100）包括板的膜（110），粘附单元（123），质量块（120）和第一粘合剂层（130）。 粘合单元布置在膜的中心下部单元（113）处。 该质量体布置在粘合单元的外部并通过上下方向。 质量包括图案形成单元（125）。 第一粘合剂层形成在膜和粘附单元之间。
-
公开(公告)号：KR1020110046466A
公开(公告)日：2011-05-04
申请号：KR1020117003267
申请日：2009-07-06
Applicant: 로베르트 보쉬 게엠베하
CPC classification number: B81C1/00166 , B81B2201/033 , B81C2201/014
Abstract: 본 발명은, 베이스 기판 상에 제1 에칭 중지층을 형성하는 단계[이때, 제1 에칭 중지층은 연속된 컷아웃의 제1 패턴을 상기 에칭 중지층이 갖도록 형성된다]와, 제1 에칭 중지층 상에 제1 전극 재료층을 형성하는 단계와, 제1 전극 재료층 상에 제2 에칭 중지층을 형성하는 단계[이때, 제2 에칭 중지층은 제1 패턴과는 상이한, 연속된 컷아웃의 제2 패턴을 상기 제2 에칭 중지층이 갖도록 형성된다]와, 제2 에칭 중지층 상에 제2 전극 재료층을 형성하는 단계와, 구조화된 마스크를 제2 전극 재료층 상에 형성하는 단계와, 제1 전극 재료층으로부터 하나 이상의 제1 전극 유닛을 에칭하고 제2 전극 재료층으로부터 하나 이상의 제2 전극 유닛을 에칭하기 위해 제1 방향으로 제1 에칭 단계를 구현하고, 제1 방향에 반대되는 제2 방향으로 제2 에칭 단계를 구현하는 단계를 포함하는, 마이크로 기계 부품(100)의 제조 방법에 관한 것이다. 또한, 본 발명은 마이크로 기계 부품(100)에 관한 것이다.
Abstract translation: 本发明涉及在基础衬底上形成第一蚀刻停止层的方法，其中形成第一蚀刻停止层使得蚀刻停止层具有连续切口的第一图案， 在第一电极材料层上形成第二蚀刻停止层，其中第二蚀刻停止层是不同于第一图案的连续蚀刻停止层， 在第二蚀刻停止层上形成第二电极材料层;在第二电极材料层上形成结构化掩模，其中第二蚀刻停止层形成在第二蚀刻停止层上; 以及在第一方向上的第一蚀刻步骤，以从第一电极材料层蚀刻至少一个第一电极单元并从第二电极材料层蚀刻至少一个第二电极单元， ＆lt; 2＆gt;＆lt; 2＆gt;＆lt; ，它涉及一种用于制造微机械部件（100），包括的方法。 本发明还涉及一种微机械部件（100）。
-
公开(公告)号：KR1020070063305A
公开(公告)日：2007-06-19
申请号：KR1020050123396
申请日：2005-12-14
Applicant: 삼성전기주식회사
Inventor： 장제욱
CPC classification number: G02B26/0858 , B81C1/00142 , B81C1/00388 , B81C1/00523 , B81C2201/014 , G02B26/0808
Abstract: An optical modulator manufacturing method capable of realizing the accurate critical dimension of a ribbon is provided to improve the light reflection characteristic of a light reflecting layer by setting the accurate critical dimension of the ribbon during an etching process for forming a hole on the ribbon. An optical modulator manufacturing method capable of realizing the accurate critical dimension of a ribbon(140r) is composed of steps for forming an insulating layer(120) on a substrate; forming a sacrificial layer(130) on the insulating layer; forming a structure layer on the sacrificial layer; making piezo-electric actuators for vertically moving a center portion of the structure layer, at both side ends of the structure layer; forming an upper light reflecting layer(140a) for reflecting or diffracting the incident light, on a reflection region of the center portion of the structure layer; forming a hole by etching a part of the center portion of the structure layer except for the reflection region, and the sacrificial layer disposed at the lower side; forming a lower light reflecting layer(120a) for reflecting or diffracting the incident light, on the insulating layer through the hole; and etching the sacrificial layer disposed at the lower side of the reflection region.
Abstract translation: 提供了一种能够实现色带的精确临界尺寸的光学调制器制造方法，以通过在用于在色带上形成孔的蚀刻工艺中设定色带的准确临界尺寸来改善光反射层的光反射特性。 能够实现色带（140r）的精确临界尺寸的光调制器制造方法由在基板上形成绝缘层（120）的步骤构成; 在绝缘层上形成牺牲层（130）; 在牺牲层上形成结构层; 制造用于在结构层的两个侧端处垂直移动结构层的中心部分的压电致动器; 在所述结构层的中心部分的反射区域上形成用于将入射光反射或衍射的上部光反射层（140a）; 通过蚀刻除了反射区域之外的结构层的中心部分的一部分和设置在下侧的牺牲层来形成孔; 在所述绝缘层上形成通过所述孔反射或衍射所述入射光的下部光反射层（120a） 并且蚀刻设置在反射区域的下侧的牺牲层。
-
Patent Agency Ranking
公开(公告)号：KR1020050104761A
公开(公告)日：2005-11-03
申请号：KR1020040030160
申请日：2004-04-29
Applicant: 삼성전기주식회사
Inventor： 윤상경
IPC: G02B26/08
CPC classification number: G02B26/0808 , B81C1/00142 , B81C2201/014 , G02B26/0858 , H01L41/187
Abstract: 본 발명의 회절 광변조기에 관한 것으로서, 특히 미러층을 이중으로 임베디드한 형태로 형성하여 상부 미러층과 하부 미러층이 화소를 형성할 수 있도록 한 임베디드 회절 광변조기에 관한 것이다.
또한, 본 발명은 표면에 절연층이 형성되어 있는 기판; 및 중앙 부분이 상기 기판으로부터 이격되어 위치하고 있고, 양끝단이 상기 기판에 부착되어 있으며, 입사하는 광을 회절시킬 수 있도록 소정의 단차를 가지는 이중의 마이크로 미러층이 내부에 구비되어 있으며, 양끝단에 한쌍의 압전층을 구비하는 엘리멘트를 포함하며, 상기 엘리멘트는 상기 압전층의 수축 팽창에 의해 구동되는 것을 특징으로 한다.-
公开(公告)号：KR100470711B1
公开(公告)日：2005-03-10
申请号：KR1020030033747
申请日：2003-05-27
Applicant: 삼성전자주식회사
IPC: H03H9/24
CPC classification number: B81C1/00142 , B81C2201/014
Abstract: 본 발명은 플라즈마 상태의 분자를 이용하지 않고 건식 에칭을 함으로써 에어갭형 박막 벌크 음향 공진기(Film Bulk Acoustic Resonator:이하 "FBAR"이라 한다)를 제조하는 방법 및 그 방법으로 제조된 FBAR에 관한 것이다.
본 발명에 따른 에어갭형 FBAR은, 기판 상부표면에 증착된 에칭 방지 박막, 상기 에칭 방지 박막 상에 증착된 후 그 일정부분이 공동부를 형성하도록 패터닝된 폴리 실리콘층, 상기 공동부 및 폴리 실리콘층 간의 경계면에 증착된 에칭 방지 벽, 상기 공동부 상부 및 폴리 실리콘층 상에 증착된 멤브레인층, 상기 멤브레인층 상부표면의 일정 부분에 증착된 하부전극, 상기 하부전극 상부 표면 중에서 하부에 공동부가 위치하는 부분 상에 증착된 압전층, 상기 압전층의 상부 표면 및 상기 하부전극이 증착되지 않은 멤브레인층 상부표면에 증착된 상부전극을 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 에어갭형 FBAR의 제조 방법은, 기판 상에 에칭 방지 박막을 증착시키는 단계, 상기 에칭 방지 박막 상에 폴리 실리콘층을 증착시키는 단계, 상기 절연 층에 비아홀을 에칭하는 단계, 상기 비아홀 및 폴리 실리콘층 상부에 에칭 방지 물질을 증착시켜 에칭 방지 벽을 형성하는 단계, 상기 에칭 방지 물질을 평탄화하여 멤브레인층을 형성하는 단계, 상기 멤브레인층 중 하부에 공동부가 존재하는 부분을 포함한 일정부분에 하부전극을 증착시키는 단계, 상기 하부전극 상부표면 중에서 하부에 공동부가 존재하는 부분 및 상기 멤브레인층의 일정 부분에 압전층을 증착시키는 단계, 상기 압전층 및 멤브레인층 상부에 상부전극을 증착시키는 단계 및 상기 에칭방지벽 사이에 존재하는 폴리 실리콘층을 식각하는 단계를 포함하는 것을 특� �으로 한다.
본 발명에 따라 FBAR을 제조하게 되면, 폴리 실리콘층을 희생층으로 사용하여 건식 에칭함으로써 플라즈마 상태의 분자가 필요하지 않고, 따라서, 플라즈마 상태에서 오는 소자에의 물리적 충격 및 열화등의 문제점을 방지할 수 있고, 에칭 방지 벽을 이용함으로써 에칭의 범위를 쉽게 조절할 수 있으며, 에칭 과정에서 소자에 전혀 손상을 입히지 않을 수 있다. 또한, 기존의 FBAR제조 공정에 비하여 쉽고, 신속하게 제조할 수 있으며, 보다 견고한 구조의 FBAR을 제작할 수 있게 된다.-
公开(公告)号：KR100419233B1
公开(公告)日：2004-02-21
申请号：KR1020020012985
申请日：2002-03-11
Applicant: 삼성전자주식회사
IPC: B81C1/00
CPC classification number: B81B3/0078 , B81B2201/014 , B81B2203/0118 , B81B2203/0307 , B81B2203/04 , B81C2201/0107 , B81C2201/014 , H01H59/0009
Abstract: A method for fabricating a MEMS device having a fixing part, driving part, electrode part, and contact parts on a substrate. A driving electrode is formed on the substrate, and then an insulation layer is formed thereon. The insulation layer is patterned, and the regions of the insulation layer in which the fixing part and the contact parts are formed are etched. A metal layer is formed on the substrate. The metal layer is planarized down to the insulation layer, and the driving electrode is formed. A sacrificial layer is formed on the substrate, and a groove-shaped space is formed in a region in which the fixing part is formed. A MEMS structure layer is formed on the sacrificial layer. Sidewalls are formed in the groove-shaped space, and the fixing part and driving part are formed, leaving the sacrificial layer underneath the fixing part.
Abstract translation: 一种用于制造MEMS器件的方法，所述MEMS器件在基板上具有固定部分，驱动部分，电极部分和接触部分。 在基板上形成驱动电极，然后在其上形成绝缘层。 对绝缘层进行图案化，并且蚀刻其中形成有固定部分和接触部分的绝缘层的区域。 在衬底上形成金属层。 金属层被平坦化到绝缘层，并形成驱动电极。 牺牲层形成在基板上，并且在形成固定部的区域中形成槽状空间。 MEMS结构层形成在牺牲层上。 在槽形空间中形成侧壁，形成固定部分和驱动部分，在固定部分的下面留下牺牲层。 ＆lt;图像＆GT;
-
公开(公告)号：KR1020030073432A
公开(公告)日：2003-09-19
申请号：KR1020020012985
申请日：2002-03-11
Applicant: 삼성전자주식회사
IPC: B81C1/00
CPC classification number: B81B3/0078 , B81B2201/014 , B81B2203/0118 , B81B2203/0307 , B81B2203/04 , B81C2201/0107 , B81C2201/014 , H01H59/0009
Abstract: PURPOSE: A MEMS device and a method for fabricating the same are provided to improve reliability of the MEMS device with achieving a stable driving characteristic of the MEMS device. CONSTITUTION: A driving electrode layer(320) is formed on a substrate(310) by patterning a driving electrode. A planar mold is formed on the substrate(310) having the driving electrode layer(320). The planar mold functions as an insulating layer(330). After patterning the insulating layer(330), the insulating layer(330) formed in a predetermined area, in which a fixing section and a contact section are formed, is etched. Then, a metal layer(340) is formed on the substrate(310) including the fixing section and contact section.
Abstract translation: 目的：提供一种MEMS器件及其制造方法，以通过实现MEMS器件的稳定的驱动特性来提高MEMS器件的可靠性。 构成：通过对驱动电极进行构图，在基板（310）上形成驱动电极层（320）。 在具有驱动电极层（320）的基板（310）上形成平面模具。 平面模具用作绝缘层（330）。 在图案化绝缘层（330）之后，形成在其中形成有固定部分和接触部分的预定区域中的绝缘层（330）被蚀刻。 然后，在包括固定部和接触部的基板（310）上形成金属层（340）。
-
公开(公告)号：US20240304453A1
公开(公告)日：2024-09-12
申请号：US18665377
申请日：2024-05-15
Applicant: ULVAC, INC.
Inventor： TAICHI SUZUKI , Yasuhiro MORIKAWA , Kenta DOI , Toshiyuki NAKAMURA
IPC: H01L21/3065 , B81C1/00 , C23C14/02 , C23C14/34 , H01J37/32 , H01L21/308 , H01L21/311
CPC classification number: H01L21/30655 , B81C1/00531 , B81C1/00619 , C23C14/021 , C23C14/34 , H01J37/321 , H01J37/3244 , H01J37/32541 , H01J37/32568 , H01L21/3065 , H01L21/308 , H01L21/3086 , H01L21/31116 , H01L21/31138 , H01L21/31144 , B81C2201/0112 , B81C2201/0132 , B81C2201/014 , H01J2237/3321 , H01J2237/3341 , H01J2237/3342
Abstract: The present disclosure provides an etching method that includes a resist pattern-forming step of forming a resist layer on a target object, the resist layer being formed of a resin, the resist layer having a resist pattern; an etching step of etching the target object via the resist layer having the resist pattern; and a resist protective film-forming step of forming a resist protective film on the resist layer. The etching step is repetitively carried out multiple times. A processing gas, used in the resist protective film-forming step, includes a gas capable of forming SixOyαz; wherein a is any one of F, Cl, H, and CkHl; and each of x, y, z, k, is a selected non-zero value. After the etching steps are repetitively carried out multiple times, the resist protective film-forming step is performed.
-
-
-
-
-
-
-
-
-
Search Results
682
records
(took 0.029 seconds)
