잉크젯 프린트헤드의 제조방법
    1.
    发明授权
    잉크젯 프린트헤드의 제조방법 有权
    制造喷嘴的方法

    公开(公告)号:KR100818277B1

    公开(公告)日:2008-03-31

    申请号:KR1020060097414

    申请日:2006-10-02

    CPC classification number: B41J2/1404 B41J2/1603 B41J2/1626 B41J2/1631

    Abstract: A manufacturing method of an inkjet printhead is provided to manufacture the inkjet printhead in a process simpler than a conventional method by forming chamber/nozzle layers without chemical-mechanical planarization. A manufacturing method of an inkjet printhead comprises the steps of: preparing a substrate(110); forming a chamber material layer on the substrate; preparing a first photomask with an ink chamber pattern in the upper portion of the chamber material layer and forming chamber layers defining a plurality of ink chambers(122) in the chamber material layer by exposing the chamber material layer; forming a nozzle material layer on the exposed chamber material layer; preparing a second photomask with a nozzle pattern in the upper portion of the nozzle material layer and forming nozzle layers(130) defining a plurality of nozzles(132) in the nozzle material layer by exposing the nozzle material layer; forming an ink feed hole by engraving the lower surface of the substrate so as to expose the lower surface of the chamber material layer; and removing the chamber material layer in the ink chamber and the nozzle material layer in the nozzle with developing liquid.

    Abstract translation: 提供一种喷墨打印头的制造方法,通过在没有化学机械平面化的情况下形成腔室/喷嘴层,以比传统方法简单的方法制造喷墨打印头。 喷墨打印头的制造方法包括以下步骤:制备基底(110); 在所述基板上形成室材料层; 在室材料层的上部制备具有墨室图案的第一光掩模,并且通过暴露室材料层而形成在层间材料层中限定多个墨室(122)的室层; 在暴露的室材料层上形成喷嘴材料层; 在所述喷嘴材料层的上部制备具有喷嘴图案的第二光掩模,并通过暴露所述喷嘴材料层形成在所述喷嘴材料层中限定多个喷嘴(132)的喷嘴层(130); 通过雕刻基板的下表面来形成供墨孔,以露出室材料层的下表面; 并用显影液除去墨室中的室材料层和喷嘴中的喷嘴材料层。

    표면 미세가공 소자의 기판단위 진공실장방법
    2.
    发明授权
    표면 미세가공 소자의 기판단위 진공실장방법 失效
    微加工芯片的晶圆级真空包装方法

    公开(公告)号:KR100491608B1

    公开(公告)日:2005-05-27

    申请号:KR1020030006625

    申请日:2003-02-03

    Abstract: 본 발명은 웨이퍼 굽힘이 발생하지 않고, 에칭가공이 용이한 표면 미세가공 소자의 기판단위 진공실장방법에 관한 것이다. 상기와 같은 본 발명의 목적은, 특정 기능을 수행하는 소자를 에스오아이 웨이퍼(SOI wafer) 상에 기판단위로 가공하는 웨이퍼 가공단계; 에스오아이 웨이퍼와 열팽창 계수가 동일하고 수직으로 식각되는 물성을 갖는 실리콘 웨이퍼(Si wafer)를 이용하여 소자를 밀봉하는 뚜껑을 가공하는 밀봉뚜껑 가공단계; 및 고진공 분위기에서 소자가 형성된 에스오아이 웨이퍼와 밀봉뚜껑을 양극 접합으로 접합하는 진공실장단계;를 포함하는 것을 특징으로 하는 표면 미세가공 소자의 기판단위 진공실장방법을 제공함으로서 달성된다.

    니켈 산화물층의 형성방법 및 상기 방법으로 형성된 니켈산화물층을 포함하는 저항성 메모리 소자의 제조방법
    3.
    发明公开
    니켈 산화물층의 형성방법 및 상기 방법으로 형성된 니켈산화물층을 포함하는 저항성 메모리 소자의 제조방법 无效
    形成镍氧化物层的方法和制造包含由其形成的氧化镍层的电阻随机存取存储器件的方法

    公开(公告)号:KR1020090016152A

    公开(公告)日:2009-02-13

    申请号:KR1020070080598

    申请日:2007-08-10

    CPC classification number: H01L27/2409 G11C13/0004 H01L27/10847 H01L27/2436

    Abstract: A method for forming a nickel oxide layer and a method for manufacturing a resistive memory device including the nickel oxide layer are provided to obtain the nickel oxide layer with uniform oxidation state by using CVD or ALD(Atomic Layer Deposition) process. A nickel oxide layer is formed by using a CVD(Chemical Vapor Deposition) method. The source gas including a precursor of Ni is supplied to a reaction chamber(100) on which a substrate is loaded. The reaction gas including oxygen is supplied to the chamber. The precursor of the Ni is the anoxic precursor. The precursor of the Ni in the substrate(120) reacts to the reaction gas(30). The reaction gas decomposes the Ni(EtCp)2 into Ni and (EtCp)2. The (EtCp)2 is volatilized and the Ni is oxidized and is adhered to the upper surface of the substrate. A nickel oxide layer(200) is formed on the substrate. The precursor of the Ni is Ni(EtCp)2. The O2 gas is used as the reaction gas. The temperature of the substrate is 250 to 400 degrees centigrade when forming the nickel oxide layer.

    Abstract translation: 提供了一种形成氧化镍层的方法和一种制造包括该氧化镍层的电阻式存储器件的方法,以通过使用CVD或ALD(原子层沉积)工艺获得具有均匀氧化态的氧化镍层。 通过使用CVD(化学气相沉积)法形成氧化镍层。 将包含Ni的前体的源气体供给到其上装载有基板的反应室(100)。 包括氧的反应气体被供应到室。 Ni的前体是缺氧前体。 衬底(120)中的Ni的前体与反应气体(30)反应。 反应气体将Ni(EtCp)2分解成Ni和(EtCp)2。 (EtCp)2挥发,Ni被氧化并附着在基板的上表面。 在基板上形成氧化镍层(200)。 Ni的前体是Ni(EtCp)2。 使用O 2气体作为反应气体。 当形成氧化镍层时,基板的温度为250〜400摄氏度。

    기판단위 진공실장방법
    5.
    发明授权
    기판단위 진공실장방법 失效
    晶圆级真空包装法

    公开(公告)号:KR100495008B1

    公开(公告)日:2005-06-14

    申请号:KR1020030011809

    申请日:2003-02-25

    Abstract: 본 발명은 기판단위로 형성된 복수의 캐비티의 진공도 산포가 최소화되는 기판단위 진공실장방법에 관한 것이다. 이와 같은 진공실장방법은, 밀봉뚜껑의 캐비티와 관통홀을 연통하는 채널을 형성하는 단계; 밀봉뚜껑과 웨이퍼를 접합하는 단계; 및 관통홀의 하부를 적층하여 채널을 밀폐하는 단계;를 포함하는 것을 특징으로 하는 기판단위 진공실장방법을 제공함으로써 달성된다. 여기서, 채널은 웨이퍼 상이나 밀봉뚜껑 중의 어느 한 곳에 형성되는 것이 바람직하다. 이때, 채널은 관통홀에 전극 금속을 박막증착할 때 증착된 전극 금속에 의해 밀폐되도록 하는 것이 바람직하다.

    반도체장치의 세정방법
    6.
    发明公开

    公开(公告)号:KR1019970023782A

    公开(公告)日:1997-05-30

    申请号:KR1019950035631

    申请日:1995-10-16

    Inventor: 한창엽 전찬봉

    Abstract: 본 발명은 웨이퍼표면에 매몰층이 형성되어 있는 반도체장치의 세정방법에 관한 것으로서, 그 방법은 사진현상 공정후 매몰층의 형성시에 남아 있는 고농도의 불순물을 사진현상장비(10)에 장착된 탈이온수조(12)에서 세척하는 공정을 포함한다. 이러한 사진현상장비에 설치된 탈이온수조에 의해서, 상기 사진현상공정에서 남아있는 고농도의 불순물을 세척하므로서, 후속하는 에퍼택셜층의 성장시 웨이퍼의 배면으로부터 고농도의 불순물이 확산되는 것을 방지할 수 있다.

    박막 제조 방법
    7.
    发明公开
    박막 제조 방법 无效
    薄膜氧化膜的制造方法

    公开(公告)号:KR1020090017884A

    公开(公告)日:2009-02-19

    申请号:KR1020070082390

    申请日:2007-08-16

    Inventor: 이정현 전찬봉

    CPC classification number: H01L21/28273 H01L21/203 H01L21/205 H01L45/141

    Abstract: A method for manufacturing the film is provided to improve the reliability of semiconductor device by using the free cursor having the same ligand. The free cursor of the first substance is prepared. The free cursor of the second material having the same ligand as the first substance is prepared. The free cursor of the first substance and the free cursor of the second material are mixed to manufacture the thin film(12). The first substance and the second material can belong to the same family or the same cycle on the periodic table. The thin film can be formed by ALD or CVD.

    Abstract translation: 提供了制造薄膜的方法,以通过使用具有相同配体的游标光标来提高半导体器件的可靠性。 准备第一物质的游标。 准备与第一物质具有相同配体的第二物质的游标。 将第一物质的自由光标和第二物质的自由光标混合以制造薄膜(12)。 第一种物质和第二种物质可以属于周期表上的同一族或同一周期。 该薄膜可以通过ALD或CVD形成。

    전기도금장치
    8.
    发明公开
    전기도금장치 无效
    电镀设备

    公开(公告)号:KR1020050062227A

    公开(公告)日:2005-06-23

    申请号:KR1020030094238

    申请日:2003-12-20

    CPC classification number: C25D21/12 C25D7/12 C25D17/06 C25D17/10

    Abstract: 도금 속도의 균일성이 크게 개선된 전기도금장치를 개시한다. 개시된 본 발명에 의한 전기도금장치는, 피도금체로서의 반도체 기판를 지지하는 기판 가이드를 갖춘 도금조; 상기 반도체 기판의 피도금면에 대향하며, 도금 금속이 연결되는 양극; 상기 양극과 상기 반도체 기판과의 사이에 소정의 전기장이 형성되도록 상기 반도체 기판과 다수의 접점을 통하여 연결되는 음극; 및 상기 다수의 접점을 통하여 상기 반도체 기판의 각 단위 영역으로 인가되는 전류를 조절하는 전류조절유닛;을 포함한다. 전류조절유닛은, 상기 반도체 기판의 단위 영역에 흐르는 전류를 측정하는 수단; 및 상기 측정수단의 출력에 의존하여 그 영역에 인가되는 전류를 조절하는 수단;을 포함한다.

    실리콘 웨이퍼를 이용한 기판단위 진공실장방법
    9.
    发明授权
    실리콘 웨이퍼를 이용한 기판단위 진공실장방법 失效
    晶圆级真空封装方法采用硅晶片

    公开(公告)号:KR100495007B1

    公开(公告)日:2005-06-14

    申请号:KR1020030009906

    申请日:2003-02-17

    Abstract: 본 발명은 양극 접합이 가능하고, 접합 후에도 웨이퍼 굽힘현상이 발생하지 않는 실리콘 웨이퍼를 이용한 기판단위 진공실장방법에 관한 것이다. 이와 같은 기판단위 진공실장방법은 특정 기능을 수행하는 소자를 실리콘 웨이퍼(Si wafer) 상에 기판단위로 가공하는 소자웨이퍼 가공단계; 소자웨이퍼와 열팽창 계수가 동일한 실리콘 웨이퍼(Si wafer)를 이용하여 소자를 밀봉하는 뚜껑을 가공하는 밀봉뚜껑 가공단계; 밀봉뚜껑에 소디엄(sodium, Na)을 함유하는 산화(oxide)층을 형성하는 산화층 형성단계; 및 고진공 분위기에서 소자웨이퍼와 밀봉뚜껑을 양극 접합으로 접합하는 진공실장단계;를 포함한다. 이때, 밀봉뚜껑은 레이저나 ICP RIE 가공방법을 이용하여 관통홀을 가공하는 것을 특징으로 한다.

    폴리 실리콘 희생층 및 에칭 방지 벽을 이용한 에어갭형FBAR 제조 방법 및 그 장치
    10.
    发明授权
    폴리 실리콘 희생층 및 에칭 방지 벽을 이용한 에어갭형FBAR 제조 방법 및 그 장치 失效
    气隙式 使用聚硅牺牲层的制造方法和由其制造的蚀刻停止壁和FBAR

    公开(公告)号:KR100470711B1

    公开(公告)日:2005-03-10

    申请号:KR1020030033747

    申请日:2003-05-27

    CPC classification number: B81C1/00142 B81C2201/014

    Abstract: 본 발명은 플라즈마 상태의 분자를 이용하지 않고 건식 에칭을 함으로써 에어갭형 박막 벌크 음향 공진기(Film Bulk Acoustic Resonator:이하 "FBAR"이라 한다)를 제조하는 방법 및 그 방법으로 제조된 FBAR에 관한 것이다.
    본 발명에 따른 에어갭형 FBAR은, 기판 상부표면에 증착된 에칭 방지 박막, 상기 에칭 방지 박막 상에 증착된 후 그 일정부분이 공동부를 형성하도록 패터닝된 폴리 실리콘층, 상기 공동부 및 폴리 실리콘층 간의 경계면에 증착된 에칭 방지 벽, 상기 공동부 상부 및 폴리 실리콘층 상에 증착된 멤브레인층, 상기 멤브레인층 상부표면의 일정 부분에 증착된 하부전극, 상기 하부전극 상부 표면 중에서 하부에 공동부가 위치하는 부분 상에 증착된 압전층, 상기 압전층의 상부 표면 및 상기 하부전극이 증착되지 않은 멤브레인층 상부표면에 증착된 상부전극을 포함하는 것을 특징으로 한다.
    한편, 본 발명에 따른 에어갭형 FBAR의 제조 방법은, 기판 상에 에칭 방지 박막을 증착시키는 단계, 상기 에칭 방지 박막 상에 폴리 실리콘층을 증착시키는 단계, 상기 절연 층에 비아홀을 에칭하는 단계, 상기 비아홀 및 폴리 실리콘층 상부에 에칭 방지 물질을 증착시켜 에칭 방지 벽을 형성하는 단계, 상기 에칭 방지 물질을 평탄화하여 멤브레인층을 형성하는 단계, 상기 멤브레인층 중 하부에 공동부가 존재하는 부분을 포함한 일정부분에 하부전극을 증착시키는 단계, 상기 하부전극 상부표면 중에서 하부에 공동부가 존재하는 부분 및 상기 멤브레인층의 일정 부분에 압전층을 증착시키는 단계, 상기 압전층 및 멤브레인층 상부에 상부전극을 증착시키는 단계 및 상기 에칭방지벽 사이에 존재하는 폴리 실리콘층을 식각하는 단계를 포함하는 것을 특� �으로 한다.
    본 발명에 따라 FBAR을 제조하게 되면, 폴리 실리콘층을 희생층으로 사용하여 건식 에칭함으로써 플라즈마 상태의 분자가 필요하지 않고, 따라서, 플라즈마 상태에서 오는 소자에의 물리적 충격 및 열화등의 문제점을 방지할 수 있고, 에칭 방지 벽을 이용함으로써 에칭의 범위를 쉽게 조절할 수 있으며, 에칭 과정에서 소자에 전혀 손상을 입히지 않을 수 있다. 또한, 기존의 FBAR제조 공정에 비하여 쉽고, 신속하게 제조할 수 있으며, 보다 견고한 구조의 FBAR을 제작할 수 있게 된다.

Patent Agency Ranking