公开(公告)号：CN100574110C

公开(公告)日：2009-12-23

申请号：CN200410002526.X

申请日：2004-01-30

Applicant: 株式会社瑞萨科技

Inventor： 光本钦哉

IPC: H03L7/16

CPC classification number: H03L7/0805 ,  H03L7/0812 ,  H03L7/087 ,  H03L7/0891 ,  H03L7/095 ,  H03L7/0995 ,  H03L7/191

Abstract: 一种同步电路和同步方法，其通过用简化结构满足响应特性和稳定性，获得高频频带稳定的同步信号。在该方法中，第一可变延迟电路形成与参考脉冲相同步的第一脉冲、相位比第一脉冲提前特定时间段的第二脉冲、以及相位比第一脉冲延迟特定时间段的第三脉冲；第一相位比较电路把参考脉冲与第一脉冲相比较；第二相位比较电路把参考脉冲和第二脉冲以及第三脉冲相比较；以及控制电压产生电路通过相对于第一相位比较电路的比较输出给予第二相位比较电路的比较输出更高的优先级而形成控制电压，把参考脉冲的相位与第二脉冲或第三脉冲的相位相匹配，在相位匹配后，通过从第一相位比较电路的比较输出形成控制电压而把参考脉冲的相位与第一脉冲的相位相匹配。

公开(公告)号：CN100573871C

公开(公告)日：2009-12-23

申请号：CN200610095751.1

申请日：2006-07-04

Applicant: 株式会社瑞萨科技

Inventor： 堀田胜彦 ,  屉原乡子 ,  早水太一 ,  河野祐一

IPC: H01L27/04 ,  H01L23/525 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L21/76832 ,  H01L21/76801 ,  H01L21/76808 ,  H01L23/5258 ,  H01L23/53238 ,  H01L23/53295 ,  H01L27/10 ,  H01L2224/13

Abstract: 为了改进具有利用大马士革技术形成的熔丝的半导体器件的可靠性，在第四层布线和熔丝上方淀积阻挡绝缘膜和层间绝缘膜。该阻挡绝缘膜与位于下方的阻挡绝缘膜一样是一种用于防止Cu的扩散并且由通过等离子体CVD淀积的SiCN膜组成的绝缘膜。覆盖熔丝的该阻挡绝缘膜的厚度大于位于下方的阻挡绝缘膜的厚度，使得改进熔丝的耐潮性。

公开(公告)号：CN101604671A

公开(公告)日：2009-12-16

申请号：CN200910146496.2

申请日：2009-06-10

Applicant: 株式会社瑞萨科技

Inventor： 团野忠敏

IPC: H01L23/48 ,  H01L23/49 ,  H01L23/13 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L24/97 ,  H01L21/6835 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/66 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L2221/68331 ,  H01L2224/05553 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/83192 ,  H01L2224/85 ,  H01L2224/85181 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01046 ,  H01L2924/01051 ,  H01L2924/01056 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  Y10T29/49014 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种使用NSMD作为焊盘的构造时可以抑制焊球的高度不均的技术。设置有贯穿布线衬底1S的通孔V。而且，在布线衬底1S的背面上以与通孔V直接连接的方式形成焊盘LND3。此焊盘LND3形成为内包在阻焊剂SR上所形成的开口部K中。且，在焊盘LND3上搭载有半球HBa。即，本发明的特征在于将布线衬底1S的背面上所形成的焊盘LND3与通孔V的连接构成作为焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。

公开(公告)号：CN101593742A

公开(公告)日：2009-12-02

申请号：CN200910159745.1

申请日：2006-09-29

Applicant: 株式会社瑞萨科技

Inventor： 吉冈明彦 ,  铃木进也

IPC: H01L23/522 ,  H01L23/485 ,  H01L23/31 ,  G02F1/13

CPC classification number: H01L27/124 ,  G02F1/13452 ,  H01L21/50 ,  H01L23/3157 ,  H01L23/48 ,  H01L23/485 ,  H01L23/522 ,  H01L24/11 ,  H01L24/13 ,  H01L24/83 ,  H01L2021/60232 ,  H01L2021/60262 ,  H01L2224/0401 ,  H01L2224/0603 ,  H01L2224/1147 ,  H01L2224/13027 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/14104 ,  H01L2224/16105 ,  H01L2224/29075 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/45124 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/83851 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19043 ,  H01L2924/00 ,  H01L2224/48

Abstract: 一种可以减小半导体芯片的尺寸的半导体器件制造技术。首先，在绝缘膜上方形成焊盘和其他导线。在包括焊盘和导线的绝缘膜上方形成表面保护膜，并且在表面保护膜中制作开口。该开口位于焊盘上方并露出该焊盘的表面。在包括开口的表面保护层上方形成凸点电极。在此，焊盘小于凸点电极。因此，在与焊盘的同一层中的凸点电极的正下方布置导线。换句话说，在由于焊盘足够小而变得可用的空间中布置导线。

公开(公告)号：CN101593736A

公开(公告)日：2009-12-02

申请号：CN200910202967.7

申请日：2009-05-22

Applicant: 株式会社瑞萨科技

Inventor： 冈田三香子 ,  石川智和

IPC: H01L23/12 ,  H01L23/488 ,  H01L23/482 ,  H01L23/52 ,  H01L23/48 ,  H01L23/31 ,  H01L25/00 ,  H01L21/50

CPC classification number: H01L23/50 ,  H01L21/561 ,  H01L23/3128 ,  H01L23/49827 ,  H01L23/49838 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/28 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L24/85 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/18 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/056 ,  H01L2224/05624 ,  H01L2224/1134 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48465 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/49171 ,  H01L2224/49431 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/75 ,  H01L2224/75251 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/83101 ,  H01L2224/83102 ,  H01L2224/83192 ,  H01L2224/83855 ,  H01L2224/85051 ,  H01L2224/85201 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85986 ,  H01L2224/92125 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/10162 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/1517 ,  H01L2924/15183 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2924/3511 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2224/85186 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/13111 ,  H01L2924/3512 ,  H01L2224/45099 ,  H01L2224/4554

Abstract: 本发明是关于一种半导体装置，其课题是要降低半导体装置的安装高度。布线基板2含有形成有多个接合引线2c的上表面2a及形成有多个焊盘2d的下表面2b，并且是在布线基板2的芯材2f的上下表面2fa、2fb侧的各个上交替形成有多个布线层2g及多个绝缘层2h的多层布线基板。接合引线2c是由最上层的布线层2g1的一部分所构成，焊盘2d是由最下层的布线层2g6的一部分所构成。绝缘层2h包括含有纤维及树脂的第2绝缘层2hp、及纤维含量少于第2绝缘层2hp的第3绝缘层2ha。第2绝缘层2hp分别形成于芯材2f的上下表面2fa、2fb侧，第3绝缘层2ha经由第2绝缘层2hp而分别形成于芯材2f的上下表面2fa、2fb侧，布线层2g1及布线层2g6形成于第3绝缘层2ha上。

公开(公告)号：CN101592871A

公开(公告)日：2009-12-02

申请号：CN200910139008.5

申请日：2009-05-13

Applicant: 株式会社瑞萨科技

Inventor： 田中稔彦

IPC: G03F7/20 ,  G03F1/14 ,  G03F1/08 ,  H01L21/02

CPC classification number: G03F1/24 ,  B82Y10/00 ,  B82Y40/00 ,  G03F1/36 ,  G03F1/72

Abstract: 本发明提供一种半导体集成电路器件的制造方法，在产生了相位缺陷(211)的开口图案(204)附近的吸收层(203)上形成具有比开口图案(204)细微的开口直径的辅助图案(301)。该辅助图案(301)是用于调整在晶片上的光致抗蚀剂膜上复制开口图案(204)时的曝光光量的图案。

公开(公告)号：CN100563005C

公开(公告)日：2009-11-25

申请号：CN200510059014.1

申请日：2005-03-24

Applicant: 罗姆股份有限公司 ,  三洋电机株式会社 ,  株式会社瑞萨科技

Inventor： 谷田一真 ,  梅本光雄 ,  秋山雪治

IPC: H01L27/00 ,  H01L21/70

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/1134 ,  H01L2224/13021 ,  H01L2224/13025 ,  H01L2224/13144 ,  H01L2224/16145 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/04941 ,  H01L2924/12041 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体装置制造方法，包括：准备半导体芯片的工序，该半导体芯片具有表面和背面，并具有半导体基板、在该半导体基板的上述表面侧形成的功能元件、在厚度方向贯通上述半导体基板之贯通孔内配置的与上述功能元件电连接的贯通电极、与上述贯通电极电连接并且从上述表面突出的表面侧连接部件、与上述贯通电极电连接并且在上述背面上所形成的凹部分内具有接合面的背面侧连接部件；准备固体装置的工序，在该固体装置的一个表面上形成用于与上述表面侧连接部件连接的固体装置侧连接部件；接合工序，通过保持上述半导体芯片的背面而使上述半导体芯片的表面与上述固体装置的上述一个表面相面对，将上述表面侧连接部件与上述固体装置侧连接部件接合。

公开(公告)号：CN101582283A

公开(公告)日：2009-11-18

申请号：CN200910140989.5

申请日：2009-05-15

Applicant: 株式会社瑞萨科技

Inventor： 永井裕

IPC: G11B20/18

CPC classification number: G11B20/14 ,  G11B19/02 ,  G11B20/10222 ,  G11B20/18 ,  G11B2020/10981 ,  G11B2020/1222 ,  G11B2020/1244

Abstract: 本发明提供一种数字信号再现装置。在该数字信号再现装置(光盘再现装置)中，包括对每当由解调电路(101)进行1校正块处理时就进行更新的第一变量(解调块计数器107)与每当由错误校正电路(102)进行1个校正块处理时就进行更新的第二变量(错误校正块计数器106)进行比较的差分比较电路(108)、和根据其比较结果来切换主脉冲(MCLK)的频率的电路(时钟控制电路109等)。由此，能够在结束1个校正块解调时和使用被切换的主脉冲来结束1个校正块的校正处理时进行时钟频率的切换。能通过适当控制时钟频率来节省电力。

公开(公告)号：CN100559594C

公开(公告)日：2009-11-11

申请号：CN200710003743.4

申请日：2007-01-24

Applicant: 力晶半导体股份有限公司 ,  株式会社瑞萨科技

Inventor： 魏鸿基 ,  毕嘉慧

IPC: H01L27/115 ,  H01L23/522

Abstract: 一种非易失性存储器，包括基底、多个NAND型存储单元区块、多个虚拟选择栅极线与多个阱区延伸结构。基底中设置有第一导电型阱区。多个NAND型存储单元区块设置于基底上，且在行方向上成镜像配置。NAND型存储单元区块各包括多个存储单元行、多条选择栅极线、多条源极线与多条位线。这些存储单元行配置成行/列阵列，在列的方向上每隔N行存储单元行(N为正整数)设置有两行虚拟存储单元行。每相邻两NAND型存储单元区块的源极线之间设置有两条虚拟选择栅极线。阱区延伸结构设置于两条虚拟选择栅极线之间的基底上，且位于虚拟位线下，并电连接虚拟位线与第一导电型阱区。

公开(公告)号：CN101569101A

公开(公告)日：2009-10-28

申请号：CN200780048263.8

申请日：2007-12-11

Applicant: 株式会社瑞萨科技

Inventor： 伊藤清男 ,  山冈雅直

IPC: H03K19/0175 ,  H01L21/8238 ,  H01L27/092 ,  H03K19/0185

CPC classification number: H03K19/00315 ,  H01L27/092

Abstract: 本发明提供一种CMOS电路和半导体器件，在包括当使栅极和源极为相等电压时在漏极与源极之间实质上流过亚阈值电流的MOST(M)的输出级电路中，在非激活时，对该MOST(M)的栅极施加电压以使该MOST(M)的栅极和源极之间为逆偏压。即在MOST(M)为p沟道型时，对栅极施加比p型的源极高的电压，在MOST(M)为n沟道型时，对栅极施加比n型的源极低的电压。在激活时根据输入电压保持该逆偏压状态或控制为正偏压状态。从而能够实现即使阈值电压较小也能进行漏电流较小、以高速且较小的电压振幅进行工作的CMOS电路及半导体器件。