-
公开(公告)号：FR3107139B1
公开(公告)日：2022-07-29
申请号：FR2001195
申请日：2020-02-06
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TAILLIET FRANÇOIS , BATTISTA MARC
IPC: G11C16/02 , G06F12/00 , G11C7/00 , H01L27/115
Abstract: Le dispositif de mémoire (EE) du type mémoire morte électriquement effaçable et programmable comporte des moyens d’écriture (ME) destinés à effectuer une opération d’écriture en réponse à une réception d’une commande d’écriture (COM) d’au moins un octet sélectionné (OCT0i-OCT1i) dans au moins un mot mémoire sélectionné (MWi,j) du plan mémoire (PM), l’opération d’écriture comprenant un cycle d’effacement suivi d’un cycle de programmation, et configurés pour générer, lors du cycle d’effacement, une tension d’effacement dans les cellules mémoires (CEL) de tous les octets (OCT0i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j), et un potentiel d’inhibition d’effacement configuré vis-à-vis de la tension d’effacement pour empêcher l’effacement des cellules mémoires des octets non-sélectionnés (OCT2i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j) qui ne sont pas ledit au moins un octet sélectionné (OCT0i-OCT1i). Figure pour l’abrégé : Fig 1
-
公开(公告)号：FR3112004B1
公开(公告)日：2022-07-22
申请号：FR2006815
申请日：2020-06-29
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： CHAMPEIX CLEMENT , DUMONT MATHIEU , BORREL NICOLAS , LISART MATHIEU
IPC: G06F21/75 , G01R19/165
Abstract: Détection d'une impulsion électromagnétique La présente description concerne un circuit intégré comprenant un premier dispositif (1) de détection d'une impulsion électromagnétique comportant : une première antenne boucle (ANT1) réalisée dans une structure d'interconnexion (IT) du circuit intégré, une première extrémité (100) de la première antenne (ANT1) étant connectée à un premier noeud (102) d'application d'un potentiel d'alimentation (Vdd) et une deuxième extrémité (104) de l'antenne (ANT1) étant reliée à un deuxième noeud (106) d'application du potentiel d'alimentation (Vdd) ; et un premier circuit (DET1) connecté à la deuxième extrémité (104) de la première antenne (ANT1) et configuré pour fournir un premier signal (sens1) représentatif d'une comparaison d'un premier courant (iloop1) dans la première antenne (ANT1) avec un premier seuil. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3118504A1
公开(公告)日：2022-07-01
申请号：FR2014176
申请日：2020-12-28
Inventor： COUVRAND JULIEN , ORLANDO WILLIAM
Abstract: Système électronique comprenant plusieurs microprocesseurs La présente description concerne un système électronique (5) comprenant un ou des premiers microprocesseurs (10), un deuxième microprocesseur (20) de gestion sécurisée de premières clés cryptographiques des premiers microprocesseurs, le deuxième microprocesseur étant configuré pour communiquer avec chaque premier microprocesseur et comprenant une première mémoire non volatile (23) dans laquelle est mémorisée au moins une deuxième clé, et pour chaque premier microprocesseur, une deuxième mémoire non volatile (30) externe au deuxième microprocesseur et contenant les premières clés du premier microprocesseur cryptées avec la deuxième clé. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3117626A1
公开(公告)日：2022-06-17
申请号：FR2013373
申请日：2020-12-16
Applicant: ST MICROELECTRONICS ROUSSET , ST MICROELECTRONICS SRL
Inventor： FOLLIOT LAURENT , FALCHETTO MIRKO , DEMAJ PIERRE
Abstract: Selon un aspect, un procédé est proposé pour définir des placements, dans une mémoire volatile, de mémoires tampons de travail temporaires utilisées pendant une exécution d’un réseau de neurones artificiels, le procédé comprenant les étapes suivantes : - déterminer (20) un ordre d’exécution des couches du réseau de neurones, - définir (21) des placements, dans une zone de mémoire de tas de la mémoire volatile, de mémoires tampons de résultats intermédiaires générées par chaque couche, selon l’ordre d’exécution des couches, - déterminer (22) au moins une région libre de la zone de mémoire de tas pendant l’exécution des couches, - définir (27) des placements de mémoires tampons de travail temporaires dans ladite au moins une région libre de la zone de mémoire de tas selon l’ordre d’exécution des couches. Figure pour l’abrégé : Fig 2
-
公开(公告)号：FR3116680A1
公开(公告)日：2022-05-27
申请号：FR2012048
申请日：2020-11-24
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： BINET VINCENT , CUENCA MICHEL , GIRARDEAU LUDOVIC
Abstract: Oscillateur La présente description concerne un dispositif (2) comprenant : un générateur (100) de premières rampes (Vc1) et un deuxième générateur (102) de deuxièmes rampes (Vc2) ; un circuit (COMP') configuré pour fournir un premier signal (out1) représentatif de la comparaison de chaque première rampe (Vc1) avec une consigne (Vref') et pour fournir un deuxième signal (out2) représentatif de la comparaison de chaque deuxième rampe (Vc2) avec la consigne ; un circuit (210) configuré, sur la base de ces signaux (out1, out2), pour : arrêter une première rampe (Vc1) et démarrer une deuxième rampe (Vc2) quand la première rampe atteint la consigne (Vref'), et arrêter une deuxième rampe (Vc2) et démarrer une première rampe (vc1) quand la deuxième rampe atteint la consigne (Vref') ; et un circuit (200) configuré pour moduler la consigne (Vref') à partir d'une valeur maximale de la dernière rampe (Vc1, Vc2) comparée à la consigne. Figure pour l'abrégé : Fig. 3
-
Patent Agency Ranking
公开(公告)号：FR3116167A1
公开(公告)日：2022-05-13
申请号：FR2011621
申请日：2020-11-12
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： TRAMONI ALEXANDRE
Abstract: Ajustement d’un instant d’activation d’un circuit La présente description concerne un procédé dans lequel un instant (t4, t7) de début d’une étape périodique d’activation d’un circuit de communication en champ proche d’un premier dispositif, rechargé en champ proche par un deuxième dispositif, est ajusté en fonction d’une fréquence d’un champ électromagnétique émis par le deuxième dispositif. Figure pour l'abrégé : Fig. 5
-
公开(公告)号：FR3096832B1
公开(公告)日：2022-05-13
申请号：FR1905661
申请日：2019-05-28
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： GERMANA-CARPINETO ROSALIA
IPC: H01L23/52 , H01L29/772
Abstract: Structure de transistor La présente description concerne un transistor (T110) comprenant : une région semiconductrice (160) d'un substrat (102), délimitée par une tranchée (170) ; un élément électriquement conducteur (180) situé dans la tranchée (170) ; une zone de canal (130) en contact avec ladite région semiconductrice (160) ; et une prise de contact (150) avec ladite région (160), la zone de canal (130) et la prise de contact (150) étant du côté d'une même face du substrat. Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3115932A1
公开(公告)日：2022-05-06
申请号：FR2011087
申请日：2020-10-29
Inventor： BOIVIN PHILIPPE , SIMOLA ROBERTO , MOUSTAPHA-RABAULT YOHANN
IPC: H01L45/00
Abstract: Mémoire à changement de phase La présente description concerne un dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire (10) comprenant un premier élément résistif (26) en contact latéral avec un deuxième élément (24) en un matériau à changement de phase. Figure pour l'abrégé : Fig. 1A
-
公开(公告)号：FR3105697B1
公开(公告)日：2022-04-29
申请号：FR1914912
申请日：2019-12-19
Applicant: PROTON WORLD INT NV , ST MICROELECTRONICS ROUSSET
Inventor： VAN NIEUWENHUYZE OLIVIER , TRAMONI ALEXANDRE , RIZZO PIERRE
Abstract: Configuration d'un terminal mobile NFC La présente description concerne un procédé de configuration d'un terminal mobile (100) comportant un dispositif de communication en champ proche (102) et un dispositif de communication radio (108) distinct du dispositif de communication en champ proche (102), ce procédé comportant les étapes suivantes : a) déterminer, au moyen du dispositif de communication radio (108), un identifiant d'un réseau local sans fil à portée du terminal mobile (100) ; b) sélectionner, dans une table de configuration (110), un jeu d'un ou plusieurs paramètres de configuration du dispositif de communication en champ proche (102) en fonction dudit identifiant ; et c) appliquer ledit au moins un paramètre de configuration au dispositif de communication en champ proche (102). Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3099321B1
公开(公告)日：2022-04-29
申请号：FR1908469
申请日：2019-07-25
Applicant: ST MICROELECTRONICS ROUSSET
Inventor： CUENCA MICHEL , ORTET SEBASTIEN
Abstract: Alimentation à découpage La présente description concerne une alimentation à découpage (1) comprenant un circuit de génération d'une rampe de tension (16) comprenant, en parallèle, au moins trois condensateurs sélectionnables en fonction de la valeur d'une tension d'alimentation interne (VDD) de l'alimentation à découpage. Figure pour l'abrégé : Fig. 2
-
-
-
-
-
-
-
-
-
Search Results
1103
records
(took 0.026 seconds)
