-
公开(公告)号：KR1020130008290A
公开(公告)日：2013-01-22
申请号：KR1020110068949
申请日：2011-07-12
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A method for manufacturing printed circuit boards using a carrier for manufacturing a substrate is provided to easily manufacture two coreless substrates by using a carrier for manufacturing a substrate with a method of wrapping the outer sides of the carrier and seed layer. CONSTITUTION: A carrier layer(110) is formed in two stages. Seed layers(120) are respectively laminated on the exposed sides of each carrier layer. An insulating layer(130) wraps the outer sides of the carrier layer and seed layer. Metal layers(140) are spread on both surfaces of the insulating layer.
Abstract translation: 目的：提供一种使用用于制造基板的载体的印刷电路板的制造方法，通过使用包覆载体和种子层的外侧的方法，通过使用用于制造基板的载体容易地制造两个无芯基板。 构成：载体层（110）分两个阶段形成。 种子层（120）分别层压在每个载体层的暴露侧上。 绝缘层（130）包裹载体层和种子层的外侧。 金属层（140）扩散在绝缘层的两个表面上。
-
公开(公告)号：KR101089647B1
公开(公告)日：2011-12-06
申请号：KR1020090101907
申请日：2009-10-26
Applicant: 삼성전기주식회사
IPC: H01L21/60
CPC classification number: H01L23/49827 , H01L21/486 , H01L23/49816 , H01L24/16 , H01L2924/01079 , H01L2924/15311
Abstract: 단층 보드온칩 패키지 기판 및 그 제조방법이 개시된다. 상기 단층 보드온칩 패키지 기판은, 절연체; 상기 절연체의 상면에 마련되는 제1 패드 및 제2 패드; 상기 제1 패드의 하면이 노출되도록 상기 절연체에 형성되는 관통홀; 상기 제2 패드의 적어도 일부가 노출되도록, 상기 절연체의 상면에 형성되는 솔더레지스트층을 포함한다.
단층, 보드온칩, 관통홀, 패드Abstract translation: 公开了一种单层板上芯片封装基板及其制造方法。 该单层板上芯片封装基板包括：绝缘体; 设置在绝缘体的上表面上的第一焊盘和第二焊盘; 形成在绝缘体中的通孔，使得第一焊盘的下表面暴露; 以及形成在绝缘体的上表面上的阻焊层，使得第二焊盘的至少一部分被暴露。
-
公开(公告)号：KR101084931B1
公开(公告)日：2011-11-17
申请号：KR1020100064365
申请日：2010-07-05
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A printed circuit board with solder-resist shift coupon and a method of manufacturing the thereof, and a method for testing substrate using the same are provided to determine whether a position for forming a solder resist by manufacturing a printed circuit board having a solder resist shift coupon inserted therein. CONSTITUTION: In a printed circuit board with solder-resist shift coupon and a method of manufacturing the thereof, and a method for testing substrate using the same, at least one solder resist shift coupons is included in a dummy part. The shift coupon is a polygonal conductive metal. A solder resist layer(11) is formed in the inner side of a polygonal coupon pattern. A surface processing layer(13) forms on the shift coupon pattern.
Abstract translation: 目的：提供一种具有阻焊移位优惠券的印刷电路板及其制造方法，以及使用其制造基板的方法，以通过制造具有焊料的印刷电路板来确定形成阻焊剂的位置 抵抗偏移券插入其中。 构成：在具有阻焊移位试样的印刷电路板及其制造方法中，以及使用其制造基板的方法，至少一个阻焊层偏移试样被包括在虚拟部分中。 转移券是多边形导电金属。 在多边形试样图案的内侧形成阻焊层（11）。 在换板券图案上形成表面处理层（13）。
-
公开(公告)号：KR101067055B1
公开(公告)日：2011-09-22
申请号：KR1020100061132
申请日：2010-06-28
Applicant: 삼성전기주식회사
Abstract: 본 발명은 미세 회로를 갖는 인쇄회로기판의 제조방법을 제공하기 위하여, a) 표면에서부터 차례로 내층회로 패턴, 절연층, 및 시드층을 포함하는 베이스 기판 상에 외층회로 패턴을 형성하는 단계; b) 상기 시드층을 제거하기 위하여 플래시 에칭을 수행하는 단계; c) 상기 외층회로 패턴을 포함하는 상기 절연층을 평탄화 처리(leveling treatment)하는 단계; 및 d) 잔류하는 상기 시드층을 제거하고, 솔더레지스트를 형성하기 위하여 화학적 에칭을 수행하는 단계;를 포함한다.
-
公开(公告)号：KR1020110070526A
公开(公告)日：2011-06-24
申请号：KR1020090127383
申请日：2009-12-18
Applicant: 삼성전기주식회사
IPC: H01L23/043 , H05K3/42
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2924/15311 , H01L2924/00014
Abstract: PURPOSE: A package substrate, an electronic device package including the same, and a method for manufacturing a package substrate are provided to reduce manufacturing costs by not using a plating process in a via forming process. CONSTITUTION: The surface of a thermo conductive core layer(110) is made of insulation materials. A pad(120) is formed on one side of the thermo conductive core layer to cover a via hole(112). A via(140) is filled in the via hole. An electronic device(210) is electrically connected to the pad by a wire(220). An electronic device package(200) includes a solder bump(230) formed in the end of the via.
Abstract translation: 目的：提供封装基板，包括该封装基板的电子器件封装以及用于制造封装基板的方法，以通过在通孔形成工艺中不使用电镀工艺来降低制造成本。 构成：热导芯层（110）的表面由绝缘材料制成。 衬垫（120）形成在热导芯层的一侧以覆盖通孔（112）。 通孔（140）填充在通孔中。 电子设备（210）通过导线（220）电连接到焊盘。 电子器件封装（200）包括形成在通孔末端的焊料凸块（230）。
-
Patent Agency Ranking
公开(公告)号：KR101018793B1
公开(公告)日：2011-03-03
申请号：KR1020080130362
申请日：2008-12-19
Applicant: 삼성전기주식회사
Abstract: 인쇄회로기판이 개시된다. 절연층, 절연층에 형성되는 회로 패턴, 및 절연층에 형성되며, 향료를 포함하여 이루어지는 방향층(aromatic layer)을 포함하는 인쇄회로기판이 제공된다. 이와 같은 본 발명에 따르면, 인쇄회로기판과 연관된 공정의 작업자 및 인쇄회로기판이 적용된 전자 기기를 사용하는 소비자에게 쾌적한 환경을 제공할 수 있다.
인쇄회로기판, 향기-
公开(公告)号：KR1020110003097A
公开(公告)日：2011-01-11
申请号：KR1020090060702
申请日：2009-07-03
Applicant: 삼성전기주식회사
IPC: H05K3/40
Abstract: PURPOSE: A manufacturing method is provided to simultaneously form a via on two printed circuit board which have a buried circuit layer by using an adhesive plate. CONSTITUTION: A first base substrate and a second base substrate include an insulating layer(10) and a circuit layer(11,13) which is buried in both sides of the insulating layer. The first base substrate and the second base substrate are attached to both sides of an adhesive plate(30). A via, which passes through the insulating layer, is formed on the first base substrate and the second base substrate. The first base substrate and the second base substrate are separated from the adhesive plate. A via forming step comprises a step of processing a via hole, a step of forming a seed layer on the upper part of the insulating layer, a step of laminating a coating resist, a step of forming the via, and a step of removing an exposed seed layer.
Abstract translation: 目的：提供一种制造方法以在通过使用粘合板的埋置电路层的两个印刷电路板上同时形成通孔。 构成：第一基底基板和第二基底基板包括绝缘层（10）和埋在绝缘层两侧的电路层（11,13）。 第一基底基板和第二基底基板附着到粘合板（30）的两侧。 通过绝缘层的通孔形成在第一基底基板和第二基底基板上。 第一基底基板和第二基底基板与粘合板分离。 通孔形成步骤包括处理通孔的步骤，在绝缘层的上部形成种子层的步骤，层压涂膜抗蚀剂的步骤，形成通孔的步骤，以及除去 暴露种子层。
-
公开(公告)号：KR1020070035320A
公开(公告)日：2007-03-30
申请号：KR1020050090019
申请日：2005-09-27
Applicant: 삼성전기주식회사
IPC: H01L21/60
CPC classification number: H01L23/49838 , H01L21/4846 , H01L23/49816 , H01L2924/0002 , H05K1/0265 , H05K3/06 , H05K3/243 , H05K3/28 , H05K3/427 , H05K2201/0352 , H05K2201/09736 , H05K2203/0369 , H01L2924/00
Abstract: 본 발명은 반도체 패키지 기판 및 그 제조방법에 관한 것으로, 특히 와이어 본딩 패드 면과 볼 패드면의 두께가 다르게 되도록 와이어 본딩 패드면에 하프 에칭 기술을 적용하고 와이어 본딩 패드면의 도금 인입선의 단선시에 이에 의한 전기적 접속 불량을 방지하기 위해 와이어 본딩 패드면의 도금인입선과 볼 패드면의 도금인입선의 전기적 접속을 제공하는 도통홀을 추가한 반도체 패키지 기판 및 그 제조방법에 관한 것이다.
반도체, 패키지, 기판, 와이어 본딩 패드, 볼패드, 휨-
公开(公告)号：KR100695065B1
公开(公告)日：2007-03-14
申请号：KR1020060027421
申请日：2006-03-27
Applicant: 삼성전기주식회사
IPC: H01L21/66
Abstract: A coupon for measuring a surface flatness of a substrate and a measuring method of the same are provided to measure the surface flatness of the substrate by using a nondestructive method. A coupon(10) is formed on a dummy part(5) of a printed circuit board including a circuit pattern in order to measure a surface flatness of the printed circuit board. A first pattern is formed on a center of the printed circuit board. The first pattern has a width wider than a width of the circuit pattern. A second pattern is formed at a predetermined position apart from the first pattern. The second pattern has a width corresponding to the width of the first pattern.
Abstract translation: 提供用于测量衬底的表面平坦度的试样和其测量方法以通过使用非破坏性方法测量衬底的表面平坦度。 为了测量印刷电路板的表面平坦度，在包括电路图案的印刷电路板的虚拟部分（5）上形成优惠券（10）。 第一图案形成在印刷电路板的中心上。 第一图案的宽度比电路图案的宽度宽。 第二图案形成在与第一图案分开的预定位置处。 第二图案具有对应于第一图案的宽度的宽度。
-
公开(公告)号：KR100567092B1
公开(公告)日：2006-03-31
申请号：KR1020030095648
申请日：2003-12-23
Applicant: 삼성전기주식회사
Abstract: 본 발명은 반도체 기판 및 그 제조 방법에 관한 것으로서, 회로패턴이 형성된 다수의 반도체 패키지로 구성된 스트립 시트와, 상기 스트립 시트의 이송 및 휨 현상을 방지하기 위하여 상기 스트립 시트의 일측면에 부착되는 보강부재를 포함하여 구성되고, 상기 보강부재는 에폭시 수지로 형성된 더미 시트인 것을 특징으로 한다.
따라서, 본 발명은 반도체 패키기자 형성된 스트립 시트의 일측면상에 더미 시트를 부착시킴으로써, 반도체 제작 공정중에 발생하는 휨불량을 저감시킬 뿐 아니라 생산성을 향상시키는 효과를 제공한다.
반도체 패키지, 스트립 시트, 보강부재, 더미 시트(dummy sheet), 접착부재
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.031 seconds)
