公开(公告)号：KR1020140034545A

公开(公告)日：2014-03-20

申请号：KR1020120101004

申请日：2012-09-12

Applicant: 삼성전기주식회사

Inventor： 박장호 ,  김슬기 ,  이진욱 ,  장인현 ,  오남근

IPC: G06F3/041

CPC classification number: H05K1/09 ,  G06F3/041 ,  G06F2203/04103 ,  H05K2201/0108 ,  H05K2201/09681 ,  G02F1/13338

Abstract: The present invention relates to a touch panel including a transparent substrate and an electrode formed on the transparent substrate and having light transmittance of 5 to 50%. As the electrode has high light transmittance, it is possible to solve a defective problem of visibility of the touch panel due to the opacity and specular phenomenon of the electrode.

Abstract translation: 本发明涉及一种包括透明基板和形成在透明基板上的透光率为5至50％的电极的触摸面板。 由于电极具有高的透光率，可以解决由于电极的不透明度和镜面现象引起的触摸面板的可视性的缺陷问题。

公开(公告)号：KR101120925B1

公开(公告)日：2012-02-27

申请号：KR1020110062256

申请日：2011-06-27

Applicant: 삼성전기주식회사

Inventor： 박정현 ,  오남근 ,  김상덕 ,  최종규 ,  김영지 ,  김지은 ,  강명삼

IPC: H01L21/60

CPC classification number: H01L24/97 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: 본 발명은 볼 그리드 어레이 기판 및 반도체 칩 패키지의 제조방법에 관한 것으로, 상기 과제를 해결하기 위하여 본 발명의 일 실시형태는 제1 및 제2 금속 캐리어에 제1 및 제2 회로 패턴을 각각 형성하는 단계; 서로 대향하는 제1면과 제2면을 갖는 제1 및 제2 절연층을 이형물질을 사이에 두고, 상기 제1면이 상기 이형물질과 맞닿도록 적층하는 단계; 제1 및 제2 회로 패턴을 상기 제1 및 제2 절연층의 제2면에 각각 매립하는 단계; 제1 및 제2 금속 캐리어를 제거하는 단계; 이형물질을 제거하여 상기 제1 및 제2 절연층을 분리하는 단계; 및 제1면 및 제2면을 연결하도록 상기 제1 및 제2 절연층에 개구부를 각각 형성하는 단계;를 포함하는 볼 그리드 어레이 기판 제조방법을 제공할 수 있다.

公开(公告)号：KR101120903B1

公开(公告)日：2012-02-27

申请号：KR1020090102733

申请日：2009-10-28

Applicant: 삼성전기주식회사

Inventor： 박정현 ,  오남근 ,  김상덕 ,  최종규 ,  김영지 ,  김지은 ,  강명삼

IPC: H01L21/60

CPC classification number: H01L21/76885 ,  H01L21/02112 ,  H01L23/13 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 본 발명은 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법에 관한 것으로, 본 발명에 따른 볼 그리드 어레이 기판은 반도체 칩의 실장영역을 제공하는 제1면, 상기 제1면과 대향하는 제2면 및 상기 반도체 칩의 실장영역과 상기 제2면을 연결하는 개구부를 갖는 절연층; 및 상기 제2면에 매립된 회로패턴을 포함한다. 본 발명에 따른 볼 그리드 어레이 기판은 2개의 절연층을 적층하는 방법에 의하여 제조되므로, 기존의 장치들을 사용할 수 있으며 초박판으로 제조될 수 있다. 또한, 회로 패턴이 절연층에 매립되어, 고밀도의 회로 패턴을 형성할 수 있다.
회로패턴, 볼 그리드 어레이 기판, 반도체 칩 패키지.

公开(公告)号：KR101009224B1

公开(公告)日：2011-01-19

申请号：KR1020090060702

申请日：2009-07-03

Applicant: 삼성전기주식회사

Inventor： 김상덕 ,  윤경로 ,  이종진 ,  김지은 ,  최종규 ,  오남근 ,  박정현

IPC: H05K3/40

Abstract: 본 발명은 매립회로층을 갖는 인쇄회로기판의 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로기판의 제조방법에 의하면, 접착판을 이용하여 매립 회로층을 갖는 두 개의 인쇄회로기판에 동시에 비아를 형성하는 것이 가능하기 때문에 제조비용 및 공정시간을 줄일 수 있는 장점이 있다.
접착판, 매립, 인쇄회로기판, PCB

公开(公告)号：KR101009157B1

公开(公告)日：2011-01-18

申请号：KR1020080112892

申请日：2008-11-13

Applicant: 삼성전기주식회사

Inventor： 강명삼 ,  오남근 ,  박정현 ,  박정우 ,  김상덕 ,  김지은 ,  최종규 ,  신길용

IPC: H05K1/02

Abstract: 본 발명은 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것으로, 캐리어 부재가 메탈 베이스부에 열경화성 수지층이 형성된 구조를 가짐으로써 절연층에 배선패턴을 전사한 후, 열경화성 수지층이 비아홀 가공 후 진행되는 디스미어 공정에서 제거됨으로써 열경화성 수지층의 제거에 별도의 다른 에칭액 및 에칭 공정이 요구되지 않는 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법을 제공한다.
캐리어, 열경화성 수지층, 메탈 베이스부, 디스미어, 전사, 함침

公开(公告)号：KR1020150017302A

公开(公告)日：2015-02-16

申请号：KR1020140098430

申请日：2014-07-31

Applicant: 삼성전기주식회사

Inventor： 이진욱 ,  오남근 ,  박장호 ,  신승주

IPC: G06F3/041

CPC classification number: G06F3/041

Abstract: 본 발명의 일실시예에 따른 터치센서 내장형 컬리필터기판은 투명기판, 상기 투명기판상에 형성된 금속메쉬전극 및 상기 금속메쉬전극상에 상기 금속메쉬전극의 형상과 대응되도록 형성되되, 적어도 하나 이상의 개구영역이 형성된 블랙메트릭스층;을 포함한다. 본 발명에 따르면, 금속메쉬전극과 블랙매트릭스가 정합되도록 중첩 형성함으로써, 모아레 현상을 개선할 수 있는 효과가 있다.

Abstract translation: 本发明涉及触摸传感器。 根据本发明的实施例，配备有触摸传感器的滤色器基板包括：透明基板; 形成在透明基板上的金属网状电极; 以及黑色矩阵层，其形成在与金属网状电极的形状对应的金属网状电极上，并且形成有至少一个开口部。 根据本发明，本发明具有通过使金属网状电极和黑色矩阵重合使之相互匹配来提高莫尔条纹现象的效果。

公开(公告)号：KR1020140118564A

公开(公告)日：2014-10-08

申请号：KR1020130034716

申请日：2013-03-29

Applicant: 삼성전기주식회사

Inventor： 이진욱 ,  오남근 ,  박장호 ,  김형호

IPC: G06F3/041

CPC classification number: G06F3/041 ,  G06F3/044 ,  G06F2203/04112

Abstract: The present invention relates to a touch sensor. According to the present invention, the touch sensor comprises: a transparent substrate; and a first electrode and a second electrode formed in a mesh pattern on the transparent substrate, and mutually crossed. An insulator is formed in an area where the first electrode and the second electrode are crossed.

Abstract translation: 本发明涉及触摸传感器。 根据本发明，触摸传感器包括：透明基板; 以及在透明基板上形成为网格图案的第一电极和第二电极，并且相互交叉。 在第一电极和第二电极交叉的区域中形成绝缘体。

公开(公告)号：KR1020140059581A

公开(公告)日：2014-05-16

申请号：KR1020120126174

申请日：2012-11-08

Applicant: 삼성전기주식회사

Inventor： 이규상 ,  오남근

IPC: G06F3/041

CPC classification number: G06F3/041 ,  G06F1/1692

Abstract: The present invention relates to a touch sensor and a manufacturing method thereof. The touch sensor according to an embodiment of the present invention includes: a transparent substrate; and an electrode unit which is selectively formed on the transparent substrate. The transparent substrate includes a bending hole or a bending groove formed in an area where the electrode unit is not formed on. The transparent substrate is made of a film, and is divided into an active area and an inactive area which is the border of the active area.

Abstract translation: 触摸传感器及其制造方法技术领域本发明涉及触摸传感器及其制造方法。 根据本发明实施例的触摸传感器包括：透明基板; 以及选择性地形成在透明基板上的电极单元。 透明基板包括形成在未形成电极单元的区域中的弯曲孔或弯曲槽。 透明基板由薄膜制成，分为活动区域和作为活动区域边界的非活动区域。

公开(公告)号：KR1020110045959A

公开(公告)日：2011-05-04

申请号：KR1020090102733

申请日：2009-10-28

Applicant: 삼성전기주식회사

Inventor： 박정현 ,  오남근 ,  김상덕 ,  최종규 ,  김영지 ,  김지은 ,  강명삼

IPC: H01L21/60

CPC classification number: H01L21/76885 ,  H01L21/02112 ,  H01L23/13 ,  H01L23/3128 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: PURPOSE: A ball grid array board, semiconductor chip package, and manufacturing method thereof are provided to manufacture two ball grid array substrates by a one-time process, thereby reducing the number of manufacturing processes. CONSTITUTION: An insulating layer(110) comprises a first side(111), a second side(112), and an opening(113). A semiconductor chip is mounted on the first side. The second side faces the first side. The opening connects the first side with the second side. A circuit pattern(120) is buried under the second side of the insulating layer. The circuit pattern includes a wire bonding pad(121) and a ball pad(122). A solder resist layer is formed on the circuit pattern.

Abstract translation: 目的：提供一种球栅阵列板，半导体芯片封装及其制造方法，通过一次性工艺制造两个球栅阵列基板，从而减少制造工艺的数量。 构成：绝缘层（110）包括第一侧（111），第二侧（112）和开口（113）。 半导体芯片安装在第一侧。 第二面朝向第一面。 开口连接第一面和第二面。 电路图案（120）被埋在绝缘层的第二侧下方。 电路图案包括导线焊盘（121）和球垫（122）。 在电路图案上形成阻焊层。

公开(公告)号：KR1020110003097A

公开(公告)日：2011-01-11

申请号：KR1020090060702

申请日：2009-07-03

Applicant: 삼성전기주식회사

Inventor： 김상덕 ,  윤경로 ,  이종진 ,  김지은 ,  최종규 ,  오남근 ,  박정현

IPC: H05K3/40

Abstract: PURPOSE: A manufacturing method is provided to simultaneously form a via on two printed circuit board which have a buried circuit layer by using an adhesive plate. CONSTITUTION: A first base substrate and a second base substrate include an insulating layer(10) and a circuit layer(11,13) which is buried in both sides of the insulating layer. The first base substrate and the second base substrate are attached to both sides of an adhesive plate(30). A via, which passes through the insulating layer, is formed on the first base substrate and the second base substrate. The first base substrate and the second base substrate are separated from the adhesive plate. A via forming step comprises a step of processing a via hole, a step of forming a seed layer on the upper part of the insulating layer, a step of laminating a coating resist, a step of forming the via, and a step of removing an exposed seed layer.

Abstract translation: 目的：提供一种制造方法以在通过使用粘合板的埋置电路层的两个印刷电路板上同时形成通孔。 构成：第一基底基板和第二基底基板包括绝缘层（10）和埋在绝缘层两侧的电路层（11,13）。 第一基底基板和第二基底基板附着到粘合板（30）的两侧。 通过绝缘层的通孔形成在第一基底基板和第二基底基板上。 第一基底基板和第二基底基板与粘合板分离。 通孔形成步骤包括处理通孔的步骤，在绝缘层的上部形成种子层的步骤，层压涂膜抗蚀剂的步骤，形成通孔的步骤，以及除去 暴露种子层。