公开(公告)号：KR1020160018921A

公开(公告)日：2016-02-18

申请号：KR1020140101761

申请日：2014-08-07

Applicant: 삼성전자주식회사

Inventor： 이현민 ,  강창석 ,  김종원 ,  박형

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/11582 ,  H01L23/535 ,  H01L27/11565 ,  H01L2924/0002 ,  H01L29/78696 ,  H01L29/78642 ,  H01L2924/00

Abstract: 반도체메모리장치는기판상에교대로반복적층된절연막들과게이트전극들을포함하는적층구조체들, 적층구조체들을관통하는수직채널구조체들, 수직채널구조체들각각상에배치된도전패드들, 도전패드들의측벽을덮는에치스토퍼, 및도전패드들및 에치스토퍼와접촉하는패드콘택들을포함한다.

Abstract translation: 一种半导体存储器件，包括：叠层结构，包括栅电极和绝缘膜，其轮流反复层压在基板上; 垂直通道结构穿透层压结构; 放置在每个垂直通道结构上的导电垫; 覆盖所述导电焊盘的侧壁的蚀刻停止件; 以及焊接触点与蚀刻停止器和导电垫接触。

公开(公告)号：KR1020160012298A

公开(公告)日：2016-02-03

申请号：KR1020140093314

申请日：2014-07-23

Applicant: 삼성전자주식회사

Inventor： 정원석 ,  강창석 ,  백승우 ,  양인석 ,  주경중

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

CPC classification number: H01L27/11582 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11521

Abstract: 본발명은반도체장치및 그의제조방법에관한것으로, 셀어레이영역및 주변회로영역을포함하는기판, 상기셀 어레이영역의상기기판상에배치되고, 교대로적층된전극들및 절연막들을포함하는적층구조체, 상기주변회로영역의상기기판상에배치되고, 일방향으로상호이격되는복수의주변게이트구조체들및 상기주변게이트구조체들의양 측벽상에배치되는잔류스페이서들을포함하되, 상기주변게이트구조체들각각은, 상기기판상의주변게이트패턴및 상기주변게이트패턴의측벽상의주변게이트스페이서를포함하고, 상기잔류스페이서들각각은, 적층된희생패턴및 절연패턴을포함하되, 상기절연패턴은상기적층구조체를구성하는상기절연막들과동일한물질을포함하는반도체장치가제공된다.

Abstract translation: 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。 半导体器件包括：衬底，其包括单元阵列区域和外围电路区域; 布置在单元阵列区域的基板上的堆叠结构，并且包括交替层叠的电极和绝缘层; 多个外围栅极结构，其设置在外围电路区域的基板上，并且在一个方向上彼此分离; 以及布置在外围栅极结构的两个侧壁上的残留间隔物。 每个外围结构包括在基板上的外围栅极图案，以及外围栅极图案的侧壁上的外围栅极间隔物。 每个残留间隔物包括堆叠的牺牲图案和绝缘图案。 绝缘图案包括与构成堆叠结构的绝缘层相同的材料。

公开(公告)号：KR1020150051841A

公开(公告)日：2015-05-13

申请号：KR1020130133854

申请日：2013-11-05

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  강창석 ,  김건수

IPC: H01L27/115 ,  H01L21/84

CPC classification number: H01L27/11517 ,  H01L21/845

Abstract: 본발명의일 측면은, 기판의상면에수직하는방향으로연장되는채널영역, 상기채널영역에인접하도록상기기판상에적층되는복수의게이트전극층, 상기복수의게이트전극층이일 방향을따라서로다른길이로연장되어마련되는복수의패드영역, 상기복수의패드영역에서상기복수의게이트전극층과이격되어상기복수의게이트전극층상에배치되는적어도하나의식각저지층, 및상기복수의게이트전극층과연결되는복수의컨택플러그를포함하는비휘발성메모리장치를제공할수 있다.

Abstract translation: 根据本发明的一个方面，非易失性存储器件包括垂直延伸到衬底的上侧的沟道区域，堆叠在衬底上以与沟道区相邻的栅极电极层，焊盘区域 其通过在一个方向上延伸具有不同长度的栅电极来制备，至少一个蚀刻停止层，其与焊盘区域中的栅极电极层分离并且布置在栅极电极层上，以及接触插塞，其连接到 栅电极层。

公开(公告)号：KR1020100002713A

公开(公告)日：2010-01-07

申请号：KR1020080062711

申请日：2008-06-30

Applicant: 삼성전자주식회사

Inventor： 심선일 ,  최정달 ,  강창석

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: PURPOSE: A nonvolatile memory device is provided to minimize the interference between the neighboring cells by including a first storage film and a second storage film. CONSTITUTION: A tunnel insulating layer is formed on the substrate. A blocking insulation film(220) is formed on the tunnel insulating layer. A control gate electrode is formed on the blocking insulation film. A first charge storage layer(210) and a second charge storage layer(215) are formed between the tunnel insulating layer and blocking insulation film. The first charge storage layer comprises an insulating material having a trap storing electric charges. A second charge storage layer comprises the conductive charge storage material.

Abstract translation: 目的：提供一种非易失性存储器件，用于通过包括第一存储膜和第二存储膜来最小化相邻单元之间的干扰。 构成：在基板上形成隧道绝缘层。 在隧道绝缘层上形成阻挡绝缘膜（220）。 在阻挡绝缘膜上形成控制栅电极。 在隧道绝缘层和阻挡绝缘膜之间形成第一电荷存储层（210）和第二电荷存储层（215）。 第一电荷存储层包括具有存储电荷的陷阱的绝缘材料。 第二电荷存储层包括导电电荷存储材料。

公开(公告)号：KR100882797B1

公开(公告)日：2009-02-10

申请号：KR1020060102566

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 전상훈 ,  최정달 ,  강창석 ,  정원석

IPC: H01L21/8247 ,  H01L29/78

CPC classification number: H01L21/823481 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 반도체 장치 및 그 제조 방법을 제공한다. 이 장치는 반도체 기판에 형성된 소자분리막과 상기 소자분리막에 의해 획정되고, 주면과 상기 주면보다 낮은 리세스 영역을 가지는 활성영역을 포함한다. 상기 리세스 영역 상에 게이트 전극이 형성되고, 상기 리세스 영역에 인접한 소자분리막의 상부면은 상기 리세스 영역의 저면보다 낮다. 리세스 영역에 채널이 형성되는 트랜지스터에서 충분한 유효 채널 길이를 확보함과 동시에 유효 채널 폭을 확보할 수 있다.
플래시, 리세스채널, 채널폭

公开(公告)号：KR100741857B1

公开(公告)日：2007-07-24

申请号：KR1020060040121

申请日：2006-05-03

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  신유철 ,  최정달 ,  설종선 ,  김주형 ,  전상훈

IPC: H01L21/28 ,  H01L21/335

公开(公告)号：KR100733055B1

公开(公告)日：2007-06-28

申请号：KR1020060064518

申请日：2006-07-10

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  최정달 ,  김주형 ,  설종선 ,  심재성 ,  전상훈

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR1020060134757A

公开(公告)日：2006-12-28

申请号：KR1020050054687

申请日：2005-06-23

Applicant: 삼성전자주식회사

Inventor： 이창현 ,  최정달 ,  강창석 ,  신유철 ,  설종선

IPC: H01L27/115

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L21/28141 ,  H01L21/28273 ,  H01L27/11526

Abstract: A non-volatile memory device having a fin-type active region is provided to prevent an interconnection layer connected to a source/drain region from being connected to a lower sidewall of an active region by forming a sidewall passivation layer on the sidewall of a pin-type active region in which the source/drain region is formed. An isolation layer is formed in a semiconductor substrate. A pin-type active region(12) is formed between the isolation layers. A wordline(WLn) has a surface confronting the sidewall of the active region, passing through a portion over the active region. A source/drain region(21s,21d) is formed in the active region. An interlayer dielectric comes in contact with the upper surface of the active region. A sidewall passivation layer comes in contact with the sidewall of the active region in which the source/drain region is formed. The sidewall passivation layer is an insulation layer having etch selectivity with respect to the interlayer dielectric. The interlayer dielectric includes an etch blocking layer which comes in contact with the upper surface of the active region and has etch selectivity with respect to the isolation layer. The sidewall passivation layer is an isolation layer in contact with the etch blocking layer.

Abstract translation: 提供具有鳍型有源区的非易失性存储器件，以通过在引脚的侧壁上形成侧壁钝化层来防止连接到源/漏区的互连层与有源区的下侧壁连接 型有源区，其中形成源极/漏极区。 在半导体衬底中形成隔离层。 在隔离层之间形成引脚型有源区（12）。 字线（WLn）具有面对有源区的侧壁的表面，穿过有源区上的部分。 源极/漏极区域（21s，21d）形成在有源区域中。 层间电介质与有源区的上表面接触。 侧壁钝化层与其中形成源极/漏极区的有源区的侧壁接触。 侧壁钝化层是相对于层间电介质具有蚀刻选择性的绝缘层。 层间电介质包括蚀刻阻挡层，其与有源区的上表面接触并且具有相对于隔离层的蚀刻选择性。 侧壁钝化层是与蚀刻阻挡层接触的隔离层。

公开(公告)号：KR1020060083509A

公开(公告)日：2006-07-21

申请号：KR1020050004229

申请日：2005-01-17

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  최정달

IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11521 ,  H01L21/02145 ,  H01L21/02148 ,  H01L21/0215 ,  H01L21/02153 ,  H01L21/28273

Abstract: 부유게이트 간에 낮은 커패시턴스를 가지는 비휘발성 기억소자를 제공한다. 이 소자는 복수개의 활성영역을 한정하는 소자분리막과, 상기 활성영역들 상에 터널절연막을 개재하여 형성된 부유 게이트와, 상기 부유게이트들 사이에 채워진 절연막 패턴을 포함한다. 상기 절연막 패턴 상부면 및 상기 부유게이트들 상부면에 게이트 층간 유전막이 형성되고, 상기 게이트 층간 유전막 상에 제어게이트 전극이 형성된다.
비휘발성, 플래시메모리, 부유게이트, 커플링비

公开(公告)号：KR1020000001619A

公开(公告)日：2000-01-15

申请号：KR1019980021961

申请日：1998-06-12

Applicant: 삼성전자주식회사

Inventor： 강창석 ,  박홍배

IPC: H01L27/06

Abstract: PURPOSE: A capacitor of a semiconductor device and a method of forming the capacitor are provided to maximize a surface area of a lower electrode. CONSTITUTION: The method of forming a capacitor comprises the steps of: forming a contact plug(20) for connecting a semiconductor substrate and a lower electrode in an interlayer insulating layer(18) on the semiconductor substrate(10); depositing at least tow material layers(30, 33, 36) of different etch characteristic from each other above the semiconductor substrate(10) to pattern the deposited material layers; etching the result by use of etch solutions or gases having different etch rate to form the prominence and depression at a profile of the deposited material layers; forming a lower electrode layer(40) on the result; removing the lower electrode layer(40) formed on the top of an uppermost one of the material layers; forming a dielectric layer(50) on the result; and forming an upper electrode(60) on the entire surface of the result, whereby the prominence and depression has a 'da shape.

Abstract translation: 目的：提供半导体器件的电容器和形成电容器的方法以使下电极的表面积最大化。 构成：形成电容器的方法包括以下步骤：形成用于连接半导体衬底（10）上的层间绝缘层（18）中的半导体衬底和下电极的接触插塞（20）。 在半导体衬底（10）上沉积至少具有不同蚀刻特性的丝束层（30,33,36），以对沉积的材料层进行图案化; 通过使用具有不同蚀刻速率的蚀刻溶液或气体来蚀刻结果，以在沉积的材料层的轮廓上形成凸起和凹陷; 在结果上形成下电极层（40）; 去除形成在最上面的材料层的顶部上的下电极层（40）; 在所述结果上形成电介质层（50）; 并且在结果的整个表面上形成上电极（60），由此突出和凹陷具有“da”形状。