公开(公告)号：KR1020050004412A

公开(公告)日：2005-01-12

申请号：KR1020030044580

申请日：2003-07-02

Applicant: 삼성전자주식회사

Inventor： 박민욱 ,  이정영 ,  전상진

IPC: G02F1/133

Abstract: PURPOSE: A TFT(Thin Film Transistor) display panel is provided to superpose partially a repair line to a data line and then reduce a step generated by superposition of repair and data lines, thereby preventing a defect in a rubbing process. CONSTITUTION: A gate line(121) is formed on an insulating substrate. A repair line(83) is formed on the insulating substrate and separated from the gate line. A gate insulating layer is formed on the gate line and the repair line. A semiconductor layer(151) is formed on the gate insulating layer. Source and drain electrodes(171,175) are formed on the semiconductor layer. A passivation layer is formed on a data line. Plural pixel electrodes(190) are formed on the passivation layer and connected electrically to the drain electrode. The repair line is separated from the data line with a predetermined distance, positioned in parallel to the data line and superposed with a partial end portion of the data line.

Abstract translation: 目的：提供TFT（薄膜晶体管）显示面板，用于将修复线部分地叠加到数据线，然后减少由修复和数据线叠加而产生的步骤，从而防止摩擦过程中的缺陷。 构成：在绝缘基板上形成栅极线（121）。 在绝缘基板上形成修复线（83），与栅极线分离。 在栅极线和修复线上形成栅极绝缘层。 在栅极绝缘层上形成半导体层（151）。 在半导体层上形成源极和漏极（171,175）。 在数据线上形成钝化层。 多个像素电极（190）形成在钝化层上并与漏电极电连接。 修复线与数据线以预定距离分离，与数据线并行放置，并与数据线的部分端部叠加。

公开(公告)号：KR102166764B1

公开(公告)日：2020-10-19

申请号：KR1020130120318

申请日：2013-10-10

Applicant: 삼성전자주식회사

Inventor： 김종태 ,  박민욱 ,  이용호 ,  장승환 ,  정일권

IPC: F24F1/24 ,  F24F13/20

公开(公告)号：KR1020080037188A

公开(公告)日：2008-04-30

申请号：KR1020060103919

申请日：2006-10-25

Applicant: 삼성전자주식회사

Inventor： 이호준 ,  박민욱

IPC: H01L29/786

CPC classification number: H01L29/41733 ,  H01L27/124

Abstract: A thin film, a thin film transistor substrate including the same, and a manufacturing method thereof are provided to improve aperture ratio by forming a drain electrode and a contact hole at an inner side of a circle source electrode. A thin film transistor substrate comprises a gate line(21), a data line(61), a gate electrode, a semiconductor layer, an ohmic contact layer, a source electrode(60), a thin film transistor(TFT), a passivation layer(80), a pixel electrode(100), and a contact hole(90). The gate line and the data line are formed on a substrate. The gate electrode is protruded from the gate line. The semiconductor layer and the ohmic contact layer are formed to overlay with the gate electrode. The source electrode is formed on the ohmic contact hole to have an annual shape. The thin film transistor includes a drain electrode. The passivation layer is formed on a gate insulation layer, the thin film transistor, and the data line. The pixel electrode is formed in a pixel region defined by an intersection between the gate line and the data line. The contact hole contacts with the drain electrode and the pixel electrode through the passivation layer.

Abstract translation: 提供一种薄膜，包括该薄膜晶体管的薄膜晶体管基板及其制造方法，以通过在圆形源极电极的内侧形成漏电极和接触孔来提高开口率。 薄膜晶体管衬底包括栅极线（21），数据线（61），栅电极，半导体层，欧姆接触层，源电极（60），薄膜晶体管（TFT），钝化 层（80），像素电极（100）和接触孔（90）。 栅极线和数据线形成在基板上。 栅电极从栅极线突出。 半导体层和欧姆接触层形成为与栅电极重叠。 源电极形成在欧姆接触孔上以具有年度形状。 薄膜晶体管包括漏电极。 钝化层形成在栅极绝缘层，薄膜晶体管和数据线上。 像素电极形成在由栅极线和数据线之间的交叉点限定的像素区域中。 接触孔通过钝化层与漏电极和像素电极接触。

公开(公告)号：KR100796795B1

公开(公告)日：2008-01-22

申请号：KR1020010065185

申请日：2001-10-22

Applicant: 삼성전자주식회사

Inventor： 김장수 ,  공향식 ,  박민욱 ,  전상진

IPC: H01L29/786

CPC classification number: G02F1/13458 ,  G02F1/136227 ,  G02F1/136286 ,  G02F2001/136236 ,  H01L27/124 ,  H01L27/1244 ,  H01L27/1288 ,  H01L29/66765

Abstract: A device and corresponding method of fabrication thereof are disclosed, where the device provides a contact for semiconductor and display devices, the device including a substrate, a first wiring line assembly formed on the substrate, an under-layer formed on the first wiring line assembly, an organic insulating layer formed on the under-layer such that the organic insulating layer covers the under-layer, a pattern on the organic insulating layer for contact holes to expose the under-layer, etched contact holes formed in the under-layer in correspondence with the pattern such that the underlying first wiring line assembly is exposed to the outside, a cured organic insulating layer formed on the under-layer, and a second wiring line assembly formed on the organic insulating layer such that the second wiring line assembly is connected to the first wiring line assembly through the etched contact holes; and the corresponding method of fabrication including forming a first wiring line assembly on a substrate, forming an under-layer on the first wiring line assembly, forming an organic insulating layer such that the organic insulating layer covers the under-layer, patterning the organic insulating layer to thereby form contact holes exposing the under-layer, etching the under-layer exposed through the contact holes such that the underlying first wiring line assembly is exposed to the outside, curing the organic insulating layer, and forming a second wiring line assembly on the organic insulating layer such that the second wiring line assembly is connected to the first wiring line assembly through the contact holes.

公开(公告)号：KR1020060102172A

公开(公告)日：2006-09-27

申请号：KR1020050024116

申请日：2005-03-23

Applicant: 삼성전자주식회사

Inventor： 김인우 ,  박민욱

IPC: G02F1/136

CPC classification number: G02F1/136 ,  G02F1/136286 ,  G02F2001/13606 ,  G02F2201/12 ,  H01L27/124

Abstract: 각 셀마다 기생 용량을 동일한 수준으로 유지할 수 있는 박막 트랜지스터 표시판이 제공된다. 박막 트랜지스터 표시판은, 절연 기판 위에 형성된 게이트 전극을 가지는 게이트선과, 게이트선 위에 형성된 게이트 절연막과, 게이트 절연막 위에 형성된 반도체층과, 게이트선과 교차하고 반도체층과 적어도 일부분이 중첩되는 소스 전극을 가지는 데이터선과, 게이트 전극을 중심으로 소스 전극과 대향하며 반도체층과 적어도 일부분이 중첩되고, 게이트 전극을 완전히 가로지르는 드레인 전극과, 결과물 상에 절연되어 드레인 전극과 전기적으로 연결되는 화소 전극을 포함한다.
LCD, 게이트 전극, 드레인 전극, 기생 용량

公开(公告)号：KR1020060079667A

公开(公告)日：2006-07-06

申请号：KR1020050000124

申请日：2005-01-03

Applicant: 삼성전자주식회사

Inventor： 이국승 ,  박민욱 ,  추민형 ,  공향식

IPC: G02F1/1343

CPC classification number: G02F1/136259 ,  G02F1/136286 ,  G02F2001/136263 ,  G02F2001/136272

Abstract: 제품의 수율을 향상시킬 수 있는 액정표시장치 및 이의 제조 방법을 개시한다. 액정표시장치는 게이트 전극의 상부에 위치하는 제1 액티브 층, 및 제1 액티브 층과 소정의 거리로 이격되어 위치하는 제2 액티브 층을 포함한다. 보호막은 콘택홀이 형성된 영역이 부분적으로 제2 액티브층과 접한다. 화소 전극은 콘택홀을 통해 노출된 제2 액티브 층과 접하고, 제2 액티브 층과 접하는 보호막을 커버한다. 이에 따라, 액정표시장치는 콘택홀에서 드레인 전극이 언더컷되어 화소 전극이 단절되더라도 드레인 전극과 화소 전극간의 전기적인 연결을 유지할 수 있으므로, 제품의 수율을 향상시킬 수 있다.
화소 전극, 콘택홀, 언더컷

公开(公告)号：KR1020060065329A

公开(公告)日：2006-06-14

申请号：KR1020040104432

申请日：2004-12-10

Applicant: 삼성전자주식회사

Inventor： 추민형 ,  박민욱

IPC: G02F1/1343

CPC classification number: G02F1/13624 ,  G02F1/133707 ,  G02F1/134309 ,  G02F1/136259 ,  G02F1/136286 ,  G02F2001/136272

Abstract: 본 발명에서는 게이트선과 동일한 층에 수리선을 형성하여 하나의 화소에 두 개의 트랜지스터를 사용하는 구조의 박막 트랜지스터 표시판에서 트랜지스터 불량이 발생하는 경우에 이를 이용하여 수리할 수 있도록 한다.
이를 이용하여 4회의 쇼팅과 3번의 커팅으로 트랜지스터의 불량이 있는 부화소를 수리할 수 있으며, 이로 인하여 수율이 향상된다.
트랜지스터 불량, 수리선, 부화소, 데이터선

公开(公告)号：KR1020060062163A

公开(公告)日：2006-06-12

申请号：KR1020040100917

申请日：2004-12-03

Applicant: 삼성전자주식회사

Inventor： 추민형 ,  박민욱

IPC: G02F1/1343

CPC classification number: G02F1/134309 ,  G02F1/133707 ,  G02F1/136227 ,  G02F1/136286

Abstract: 본 발명은 시인성 개선을 위한 액정 표시 장치용 박막 트랜지스터 표시판에 대한 것으로, 하나의 화소에 박막 트랜지스터의 드레인 전극에 각각 연결된 두 개의 화소 전극을 형성하고, 두 개의 화소 전극과 데이터선간의 거리를 각각 다르게 형성한다. 이와 같이 각각의 화소 전극과 데이터선의 거리를 다르게 조절하여 화소 전극에 걸리는 전압이 서로 다르도록 하여 하나의 화소에서 액정의 배열이 다수의 방향으로 나뉘게 하여 액정 표시 장치의 시야각을 넓힐 수 있다.
부화소, 절개부, 데이터선, 화소 전극, 공통 전극

公开(公告)号：KR1020060004718A

公开(公告)日：2006-01-16

申请号：KR1020040052230

申请日：2004-07-06

Applicant: 삼성전자주식회사

Inventor： 박민욱 ,  김경욱

IPC: G02F1/136

Abstract: 기판 위에 게이트선을 형성하고, 이어 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하고, 반도체층 위에 하부 도전막과 상부 도전막을 증착한다. 이어, 상부 도전막, 하부 도전막 및 반도체층을 사진 식각한 다음, 보호막을 증착하고, 보호막을 사진 식각하여 상부 도전막의 제1 부분과 제2 부분을 노출시킨다. 이어, 상부 도전막의 제1 및 제2 부분을 제거하여 하부 도전막의 제1 부분과 제2 부분을 노출시킨 다음, 하부 도전막의 제1 부분을 덮는 화소 전극 및 제2 부분 일부를 드러내는 보조 소스 전극 및 보조 드레인 전극을 형성하면서 보조 소스 전극과 보조 드레인 전극 사이의 하부 도전막의 제2 부분을 제거하여 반도체층의 일부를 노출한다. 이어, 산소 슬라스마를 실시하여 반도체층의 노출된 부분 위에 채널 보호막을 형성한다.
플라스마, 채널 보호막, 반도체, IZO, ITO

公开(公告)号：KR1020050031142A

公开(公告)日：2005-04-06

申请号：KR1020030067291

申请日：2003-09-29

Applicant: 삼성전자주식회사

Inventor： 전상진 ,  백범기 ,  유세환 ,  곽상기 ,  박민욱

IPC: G02F1/136

CPC classification number: G02F1/1362 ,  G02F1/133509 ,  G02F2001/13606

Abstract: An LCD(Liquid Crystal Display) is provided to prevent an erroneous operation of a gate drive circuit by removing parasitic capacitance that arises between a common electrode and the gate drive circuit. A lower substrate(100) includes a display area(DPA) comprised of a plurality of pixel parts for displaying an image and a drive area(DRA) where a drive circuit for driving the pixel parts is formed. An upper substrate(200) includes a color filter(220) and a blocking film(240). The color filter is prepared in the display area and comprised of a plurality of color pixels. The blocking film is prepared in the drive area and comprised of a plurality of color pixels which are stacked successively to have a multilayer film structure. A liquid crystal layer(300) is placed between the lower and upper substrates at the display area.

Abstract translation: 提供LCD（液晶显示器），通过去除在公共电极和栅极驱动电路之间产生的寄生电容来防止栅极驱动电路的错误操作。 下基板（100）包括由用于显示图像的多个像素部分和用于驱动像素部分的驱动电路形成的驱动区域（DRA）组成的显示区域（DPA）。 上基板（200）包括滤色器（220）和遮挡膜（240）。 彩色滤光片在显示区域中准备，并由多个彩色像素构成。 阻挡膜在驱动区域中制备，并且包括连续堆叠以具有多层膜结构的多个彩色像素。 液晶层（300）位于显示区域的下基板和上基板之间。