-
公开(公告)号：KR1020080101952A
公开(公告)日：2008-11-24
申请号：KR1020070048130
申请日：2007-05-17
Applicant: 삼성전자주식회사
IPC: H03M13/45
CPC classification number: H04L25/067 , H04L27/06 , H04L27/22
Abstract: An apparatus and a method for generating a soft decision value generates the soft decision values corresponding to the level of a receiving signal outputted by a low resolution ADC by using metric values previously stored in a storage unit. Metric values computed based on the levels of the transmission signal and the output levels of ADC are received(S610). The metric values corresponding to the level of the receiving signal among the received metric values are selected(S620). When the transmission bit among the selected metric values is the first level, the maximum metric value is detected. When the transmission bit among the selected metric values is the second level, the maximum metric value is detected(S630). The soft decision value is generated based on the difference between the maximum metric value in case the transmission bit is the first level and the maximum metric value in case the transmission bit is the second level(S640).
Abstract translation: 用于产生软判决值的装置和方法通过使用先前存储在存储单元中的度量值，生成与由低分辨率ADC输出的接收信号的电平相对应的软判决值。 接收基于发送信号的电平和ADC的输出电平计算出的公制值（S610）。 选择与接收的度量值中的接收信号的电平对应的度量值（S620）。 当所选度量值中的传输位是第一级时，检测最大度量值。 当所选度量值中的传输比特为第二级时，检测最大度量值（S630）。 基于在传输比特是第一级的情况下的最大度量值与传输比特是第二级的最大度量值之间的差异来生成软判决值（S640）。
-
公开(公告)号：KR1020080100750A
公开(公告)日：2008-11-19
申请号：KR1020070075857
申请日：2007-07-27
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/0483
Abstract: A data read apparatus and the method is provided to read data programmed in a memory cell by using two boundary voltages and decodes the read data, and then determines data in the memory cell. A data read apparatus and the method is comprised of steps: comparing the threshold voltage with the first boundary voltage of the memory cell(S610); comparing second boundary voltage having the voltage level higher than the threshold voltage with the first boundary voltage; determining data of the memory cell based on the comparison result of the threshold voltage and the first boundary voltage and threshold voltage and the second boundary voltage(S620); determining data of the memory cell; determining data of the memory cell as disable value if the threshold voltage is voltage between the second boundary voltage and the first boundary voltage(S630).
Abstract translation: 提供数据读取装置和方法，通过使用两个边界电压来读取在存储器单元中编程的数据并解码读取的数据，然后确定存储单元中的数据。 数据读取装置和方法包括步骤：将阈值电压与存储单元的第一边界电压进行比较（S610）; 将具有高于阈值电压的电压电平的第二边界电压与第一边界电压进行比较; 基于阈值电压和第一边界电压与阈值电压和第二边界电压的比较结果，确定存储单元的数据（S620）; 确定存储器单元的数据; 如果阈值电压是第二边界电压和第一边界电压之间的电压，则将存储单元的数据确定为禁用值（S630）。
-
公开(公告)号：KR1020080098241A
公开(公告)日：2008-11-07
申请号：KR1020070043669
申请日：2007-05-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1008
Abstract: An error control code apparatus and a controlling method thereof reduce the latency of decoding and encoding by controlling the number of storage elements according to the error level generated in a generator polynomial channel using an I- interleaved coding scheme. An adjustment control signal generating part(140) generates an ECC(Error Control Code) adjustment control signal based on the channel information. A plurality of ECC encoding control units(110,120) outputs respectively inputted data through the number of storage elements corresponding to the ECC adjustment control signal. An encoding performing unit encodes encoding input data to the number of sub data corresponding to the ECC adjustment control signal by using data outputted from the ECC encoding control units.
Abstract translation: 错误控制代码装置及其控制方法通过使用I-交错编码方案根据在生成多项式信道中生成的错误级别来控制存储元件的数量来减少解码和编码的等待时间。 调整控制信号生成部（140）基于频道信息生成ECC（错误控制代码）调整控制信号。 多个ECC编码控制单元（110,120）通过与ECC调整控制信号相对应的存储元件的数量分别输出输入的数据。 编码执行单元通过使用从ECC编码控制单元输出的数据将编码输入数据编码到与ECC调整控制信号相对应的子数据的数量。
-
公开(公告)号：KR1020080088050A
公开(公告)日：2008-10-02
申请号：KR1020070030396
申请日：2007-03-28
Applicant: 삼성전자주식회사
CPC classification number: G11C29/42 , G06F11/1068 , G11C11/5628 , G11C29/028 , G11C2029/0409 , G11C2029/0411
Abstract: An apparatus and a method for controlling read level are provided to read optimum data from a memory by checking an error rate of decoded data using an ECC decoder. An apparatus for controlling read level includes an ECC(Error Control Code) decoding unit(120), a monitoring unit(130), an error detection unit(140), and a level controller(150). The ECC decoding unit performs ECC decoding on data read from a memory. The monitoring unit monitors a bit error rate based on the ECC decoded data and the read data. The error detection unit determines an error rate of the read data based on the monitored bit error rate. The level controller controls a read level of the memory based on the error rate.
Abstract translation: 提供一种用于控制读取电平的装置和方法，以通过使用ECC解码器检查解码数据的错误率来从存储器读取最佳数据。 用于控制读取电平的装置包括ECC（错误控制代码）解码单元（120），监视单元（130），错误检测单元（140）和电平控制器（150）。 ECC解码单元对从存储器读取的数据执行ECC解码。 监视单元基于ECC解码数据和读取的数据监视比特错误率。 错误检测单元基于所监视的比特错误率来确定读取数据的错误率。 电平控制器基于错误率控制存储器的读取电平。
-
公开(公告)号：KR100852193B1
公开(公告)日：2008-08-13
申请号：KR1020070042745
申请日：2007-05-02
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1072
Abstract: An error control code apparatus and a method using the same are provided to reduce latency by bypassing a part of ECC(Error Control Code) blocks. An error control code apparatus includes a bypass control signal generation unit(110) and an ECC execution unit(120). The bypass control signal generation unit generates a bypass control signal. The ECC execution unit includes two or more ECC(Error Control Code) decoding blocks and performs an ECC decoding operation by determining a bypassing state of a part of two or more ECC decoding blocks on the basis of the bypass control signal. The bypass signal control generation unit generates the bypass control signal on channel information.
Abstract translation: 提供了一种错误控制代码装置及其使用方法，以通过绕过ECC（错误控制代码）块的一部分来减少等待时间。 错误控制代码装置包括旁路控制信号生成单元（110）和ECC执行单元（120）。 旁路控制信号生成部生成旁路控制信号。 ECC执行单元包括两个或多个ECC（错误控制码）解码块，并且基于旁路控制信号确定两个或更多个ECC解码块的一部分的旁路状态来执行ECC解码操作。 旁路信号控制生成单元生成通道信息的旁路控制信号。
-
Patent Agency Ranking
公开(公告)号：KR100838292B1
公开(公告)日：2008-06-17
申请号：KR1020070060451
申请日：2007-06-20
Applicant: 삼성전자주식회사
CPC classification number: G11C16/28 , G11C29/02 , G11C29/026 , G11C29/028 , G11C2029/0411
Abstract: An apparatus for controlling a read level of a memory cell and a method thereof are provided to minimize error of data read out from the memory cell by selecting an optimum read level. According to a method for controlling a read level of a memory cell, metric values calculated on the basis of predetermined voltage levels and reference levels are received(S610). Addition values for each reference level are generated by performing addition operation of the metric values corresponding to the levels of a received signal among the received metric values(S630). A reference level having a maximum value among the generated addition values is selected from the reference levels(S640). A read level of a memory cell is controlled on the basis of the selected reference level(S650).
Abstract translation: 提供一种用于控制存储单元的读取电平的装置及其方法，用于通过选择最佳读取电平来最小化从存储器单元读出的数据的错误。 根据用于控制存储器单元的读取电平的方法，接收基于预定电压电平和参考电平计算出的度量值（S610）。 通过执行与所接收的度量值中的接收信号的电平相对应的量度值的相加运算来生成每个参考电平的加法（S630）。 从基准电平中选择所生成的相加值中具有最大值的参考电平（S640）。 基于所选择的参考电平来控制存储器单元的读取电平（S650）。
-
公开(公告)号：KR100636813B1
公开(公告)日：2006-10-20
申请号：KR1020050014209
申请日：2005-02-21
Applicant: 삼성전자주식회사
CPC classification number: H04L25/067 , H04L25/03318
Abstract: 본 발명은 수신단에서 송신 신호를 추정함에 있어 낮은 계산 복잡도를 갖는 수신 통신장치의 수신 구조를 제안한다. 이를 위해 전달받은 현재 수신신호와 적어도 하나의 이전 수신신호와 이전 수신신호에 대응되는 추정신호를 이용하여 송신 가능한 신호들에 대한 우도함수를 산출하는 우도함수 계산부와 산출한 우도함수들 중 최대값을 갖는 우도함수에 대응되는 송신 가능한 신호를 출력하는 최대값 출력부를 포함하는 수신단을 제안한다. 이와 같이 현재 수신된 신호를 추정함에 있어 이전에 수신한 신호, 이전에 추정한 신호, 현재 수신한 신호를 이용함으로서 추정된 신호의 신뢰도를 향상시킬 수 있다. 또한, 이전에 추정한 신호는 일시 저장하여 사용함으로서 계산의 복잡도가 증가하는 것을 방지할 수 있다.
주파수 오프셋, 우도 함수, 이중 상관성, 복잡도-
公开(公告)号：KR101468026B1
公开(公告)日：2014-12-02
申请号：KR1020070046662
申请日：2007-05-14
Applicant: 삼성전자주식회사
IPC: G11C16/10
CPC classification number: H01L29/7883 , G11C16/10
Abstract: 다수의메모리블록들에대하여데이터의하나의비트를기입한다음에다른하나의비트를기입하는메모리셀 프로그래밍방법및 반도체장치가개시된다. 본발명에따른메모리프로그래밍방법은, 다수의메모리블록들각각에, M(M은자연수)비트데이터를기입하는메모리프로그래밍방법으로써, 데이터구분단계및 데이터기입단계를구비한다. 데이터구분단계는, 상기다수의메모리블록들을복수개의메모리블록그룹으로구분한다. 데이터기입단계는, 상기복수개의메모리블록그룹들중에서 2개이상의메모리블록그룹에대하여상기데이터의 i(i는 M미만의자연수)번째비트를동시에기입한다음에, 상기 2개이상의메모리블록그룹에대하여상기데이터의 i+1번째비트를동시에기입한다.
-
公开(公告)号：KR101355633B1
公开(公告)日：2014-01-29
申请号：KR1020070112851
申请日：2007-11-06
Applicant: 삼성전자주식회사
CPC classification number: H03M13/2906 , G06F11/1072 , H03M13/2732
Abstract: 인코더 및 인코딩 방법이 제공된다. 본 발명의 인코더는 C 비트의 입력 비트열을 인코딩하여 C 비트의 제1 비트열을 생성하는 제1 인코더, 및 상기 제1 비트열을 M 개 수신하고, 상기 수신된 M 개의 제1 비트열의 데이터를 혼합하여 M 개의 제2 비트열을 생성하는 제2 인코더를 포함하는 것을 특징으로 하며, 이를 통해 오류 정정 가능성(error correctability)을 높인다.
셔플링, 랜더마이즈, 오류 제어 코드, 오류 정정 코드-
公开(公告)号：KR1020090046608A
公开(公告)日：2009-05-11
申请号：KR1020070112851
申请日：2007-11-06
Applicant: 삼성전자주식회사
CPC classification number: H03M13/2906 , G06F11/1072 , H03M13/2732
Abstract: 인코더 및 인코딩 방법이 제공된다. 본 발명의 인코더는 C 비트의 입력 비트열을 인코딩하여 C 비트의 제1 비트열을 생성하는 제1 인코더, 및 상기 제1 비트열을 M 개 수신하고, 상기 수신된 M 개의 제1 비트열의 데이터를 혼합하여 M 개의 제2 비트열을 생성하는 제2 인코더를 포함하는 것을 특징으로 하며, 이를 통해 오류 정정 가능성(error correctability)을 높인다.
셔플링, 랜더마이즈, 오류 제어 코드, 오류 정정 코드Abstract translation: 编码器和编码方法被提供。 本发明的编码器包括：第一编码器，用于编码C位输入位串以产生C位的第一位串;以及第二编码器，用于接收M个第一位串， 以及第二编码器，用于通过混合第一和第二M比特流来产生M个第二比特流，从而增强了纠错能力。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.026 seconds)
