公开(公告)号：KR1019990085673A

公开(公告)日：1999-12-15

申请号：KR1019980018228

申请日：1998-05-20

Applicant: 삼성전자주식회사

Inventor： 김광영 ,  강상석 ,  박철홍 ,  강기상

IPC: H01L27/108

Abstract: 본 발명은 트위스트된 비트라인 구조를 갖는 반도체 메모리 장치를 개시한다. 이는 다수개의 비트라인쌍들, 상기 비트라인쌍들을 절연적으로 교차하는 다수개의 워드라인들, 상기 비트라인쌍들과 상기 워드라인들이 교차하는 소정의 교차점들에 각각 배치되는 다수개의 메모리 셀들, 및 상기 비트라인쌍들 중 각 비트라인쌍에 각각 연결된 다수개의 감지 증폭기들을 구비하고, 인접한 두 개의 제 1 및 제 2 비트라인쌍들에서 상기 제 1 비트라인쌍의 제 1 비트라인은 상기 제 2 비트라인쌍의 제 2 비트라인과 인접하며 상기 제 1 비트라인은 상기 워드라인들의 소정 부분에서 굽어져(twist) 상기 제 2 비트라인쌍의 제 2 상보 비트라인과 인접한다.

公开(公告)号：KR1019990084336A

公开(公告)日：1999-12-06

申请号：KR1019980015997

申请日：1998-05-04

Applicant: 삼성전자주식회사

Inventor： 박철홍 ,  강상석 ,  주재훈

IPC: H01L21/82

Abstract: 제1 단자, 제2 단자, 전류 제어부 및 적어도 하나의 퓨징(fusing) 회로를 구비하는 반도체 장치 및 그 기능 식별 방법이 개시된다. 전류 제어부는 다수새의 전류 제어 회로들을 구비하고, 제1 단자와 제2 단자 사이에 직렬로 연결되며 소정의 전압이 인가되면 활성화되어 전류가 흐른다. 적어도 하나의 퓨징 회로는 전류 제어 회로들과 병렬로 연결된다. 적어도 하나의 퓨징 회로가 선택적으로 활성화되어서 제1 단자와 제2 단자 사이에 전류가 흐를 때 제1 단자에 인가된 전압의 크기에 따라 반도체 장치의 기능이 식별된다.

公开(公告)号：KR1019980011514A

公开(公告)日：1998-04-30

申请号：KR1019960031567

申请日：1996-07-30

Applicant: 삼성전자주식회사

Inventor： 윤석재 ,  박철홍

IPC: G11C29/00

公开(公告)号：KR102235610B1

公开(公告)日：2021-04-05

申请号：KR1020140042023

申请日：2014-04-08

Applicant: 삼성전자주식회사 ,  에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘.

Inventor： 김현우 ,  오카야스테츠오 ,  왕샤오웨이 ,  박철홍 ,  파울로스키게오르그 ,  하마유스케

IPC: G03F7/00 ,  G03F7/039 ,  G03F7/40 ,  G03F7/09 ,  G03F7/11 ,  G03F7/32

Abstract: 익스트림 UV 광을이용하는패턴형성방법에있어서, 러프니스와패턴형상의측면에있어서우수한패턴을생성할수 있는상부코팅층형성용조성물이제공되고, 또한이를채용한패턴형성방법이제공된다. 친수성기를갖는그래핀유도체와용매를포함하는상부코팅층형성용조성물; 및레지스트표면위에상기조성물을도포한후, 이를노광및 현상함으로써패턴을형성하는방법이제공된다. 상기조성물은폴리머를더 포함할수 있다.

公开(公告)号：KR1020170014349A

公开(公告)日：2017-02-08

申请号：KR1020150107514

申请日：2015-07-29

Applicant: 삼성전자주식회사

Inventor： 샤르마디팍 ,  아즈맛라힐 ,  이현종 ,  박상준 ,  박철홍

IPC: H01L25/11 ,  H01L25/07 ,  H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823828 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0924

Abstract: 적어도하나의셀을포함하는집적회로가개시된다. 상기적어도하나의셀은, 더미영역을사이에두고서로이격되어배치되는제1 및제2 액티브영역들, 상기제1 액티브영역상에서제1 방향으로연장되는적어도하나의제1 액티브핀, 상기제1 방향을따라상기제2 액티브영역의전체길이에걸쳐연장되는적어도하나의제2 액티브핀, 및상기제1 방향과실질적으로수직한제2 방향으로연장되며상기제1 액티브영역및 상기더미영역과수직오버랩되고상기제2 액티브영역과수직오버랩되지않는액티브게이트라인을포함한다.

Abstract translation: 提供了包括至少一个单元的集成电路，所述至少一个单元包括彼此间隔开的第一和第二有源区，设置在第一和第二有源区之间的虚拟区，设置在第一和第二有源区中的至少一个第一有源鳍 有源区并且在第一方向上延伸，在第二有源区的整个长度上沿着第一方向延伸的至少一个第二有源鳍，以及沿基本上垂直于第一方向的第二方向延伸的有源栅极线，其中 有源栅极线垂直地与第一有源区和虚拟区重叠，并且不垂直地与第二有源区重叠。

公开(公告)号：KR1020160142151A

公开(公告)日：2016-12-12

申请号：KR1020150078132

申请日：2015-06-02

Applicant: 삼성전자주식회사

Inventor： 박철홍 ,  우상윤 ,  고차원 ,  김현우 ,  박상민

IPC: H01L21/027 ,  G03F7/20

CPC classification number: G03F7/20 ,  G03F7/091 ,  G03F7/11 ,  G03F7/32 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3081 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76802 ,  H01L27/10876

Abstract: 패턴형성방법에있어서, 식각대상막상에순차적으로하부코팅막및 포토레지스트막을형성한다. 노광공정을통해포토레지스트막을노광부및 비노광부로구분시킨다. 노광부와중첩되는하부코팅막부분의적어도일부를노광부와동일타입의극성을갖는극성변환부로변환시킨다. 포토레지스트막의비노광부를선택적으로제거한다. 극성변환부에의해노광부의구조적안정성이강화될수 있다.

Abstract translation: 在形成图案的方法中，在目标层上依次形成下涂层和光致抗蚀剂层。 可以进行曝光处理，使得光致抗蚀剂层被分成暴露部分和非曝光部分。 与暴露部分重叠或接触的下部涂层的一部分至少部分地转变成具有与暴露部分的极性基本相同的极性的极性转换部分。 选择性地去除光致抗蚀剂层的未曝光部分。

公开(公告)号：KR1020160039741A

公开(公告)日：2016-04-12

申请号：KR1020140132459

申请日：2014-10-01

Applicant: 삼성전자주식회사

Inventor： 아즈마트,라힐 ,  디팍,샤르마 ,  박철홍

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823821 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/0924 ,  H01L27/11807 ,  H01L29/0649 ,  H01L29/0847 ,  H01L2027/11829 ,  H01L2027/11875 ,  H01L29/7848 ,  H01L29/7831

Abstract: 반도체소자는, 제1 방향으로연장되고상기제1 방향에교차하는제2 방향으로서로이격되는제1 게이트구조체및 제2 게이트구조체, 상기제1 게이트구조체와상기제2 게이트구조체사이에제공되고상기제1 방향으로연장되는더미게이트구조체, 상기제1 게이트구조체와상기더미게이트구조체사이의제1 소스/드레인영역, 상기제2 게이트구조체와상기더미게이트구조체사이의제2 소스/드레인영역, 상기더미게이트구조체상에제공되고상기제2 방향으로연장되어상기제1 소스/드레인영역과상기제2 소스/드레인영역을연결하는연결콘택, 및상기연결콘택상에제공되고상기연결콘택을통하여상기제1 및제2 소스/드레인영역들에전압을인가하는공통도전라인을포함한다.

Abstract translation: 根据本发明的半导体包括：第一栅极结构和第二栅极结构，其沿第一方向延伸并且在与第一方向交叉的第二方向上彼此间隔开; 设置在第一和第二栅极结构之间并沿第一方向延伸的虚拟栅极结构; 第一栅极结构和虚拟栅极结构之间的第一源极/漏极区域; 第二栅极结构和虚拟栅极结构之间的第二源极/漏极区域; 设置在所述虚拟栅极结构上并沿所述第二方向延伸以连接所述第一和第二源极/漏极区域的连接触点; 以及设置在连接接点上的公共导线，并通过连接触点向第一和第二源/漏区施加电压。

公开(公告)号：KR1020150043649A

公开(公告)日：2015-04-23

申请号：KR1020130122112

申请日：2013-10-14

Applicant: 삼성전자주식회사

Inventor： 고차원 ,  박철홍 ,  김기정 ,  김현우 ,  이효성

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/0271 ,  H01L21/3086 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/28273 ,  H01L21/265 ,  H01L21/31144 ,  H01L27/10885 ,  H01L27/10891

Abstract: 본발명은반도체장치의제조방법을제공한다. 이방법에서는단차진하부구조물상에평탄한상부면을가지며하부구조물을식각하기에충분한두께를가지는제 1 하드마스크막을형성한다. 그리고상기제 1 하드마스크막상에제 2 하드마스크패턴을형성한다. 상기제 2 하드마스크패턴을이용하여상기제 1 하드마스크막을식각한다. 상기제 1 하드마스크막에의해패턴들의크기산포를줄일수 있다.

Abstract translation: 本发明提供一种半导体装置的制造方法。 在该方法中，形成在阶梯状下部结构上具有平坦的上表面并且具有足以蚀刻下部结构的厚度的第一硬掩模薄膜。 并且在第一硬掩模膜上形成第二硬掩模图案。 通过使用第二硬掩模图案蚀刻硬掩模膜。 尺寸分布可以通过第一个硬掩模膜减少。

公开(公告)号：KR1020050077167A

公开(公告)日：2005-08-01

申请号：KR1020040005108

申请日：2004-01-27

Applicant: 삼성전자주식회사

Inventor： 홍지석 ,  유문현 ,  김유현 ,  박철홍 ,  김동현

IPC: H01L21/027

CPC classification number: G03F1/36 ,  G03F7/70441 ,  G03F7/705

Abstract: 본 발명은 광 근접 효과(Optical Proximity Effect)에 의거하여 패턴의 변형을 예상해서 마스크 패턴의 형상을 미리 보정하는 광 근접 보정을 통한 마스크 레이아웃 보정 방법에 관한 것으로서, 실제 패턴 관련 데이터를 측정하는 단계와, 측정된 데이터에 의거하여 복수의 영역별로 그에 대응되는 시뮬레이션 모델을 제작하는 단계와, 마스크 오리지널 레이아웃과 복수의 시뮬레이션 모델에 대응되는 OPC를 수행하는 단계와, OPC 레이아웃을 생성하는 단계, 및 OPC 레이아웃에 따라 마스크 패턴을 보정하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 반도체 칩의 게이트 임계치수(CD; Critical Dimension)를 보다 정확하게 관리함으로써 칩 성능을 향상시키는 한편, 보다 작은 크기의 회로를 구현하는 것이 가능하여 칩 크기 감소(chip shrink)에 효과적이다. 즉, 트랜지스터의 임계치수 산포를 개선하여 동작 속도를 개선시키는 효과를 얻을 수 있고, 설계자가 미리 예측한대로 레이아웃 패터닝(patterning)이 이루어질 수 있어서 신제품 개발기간을 단축하여 개발에 소요되는 비용을 최소화할 수 있다.

公开(公告)号：KR1020050006414A

公开(公告)日：2005-01-17

申请号：KR1020030046124

申请日：2003-07-08

Applicant: 삼성전자주식회사

Inventor： 김동현 ,  유문현 ,  박철홍 ,  최수한

IPC: H01L21/027

Abstract: PURPOSE: A method for forming an SRAF(sub resolution assist feature) is provided to remarkably reduce the quantity of processed data and increase a data process speed by improving DOF(depth of focus) while minimizing the influence of an OPC(optical proximity effect). CONSTITUTION: Mask data of a cell block core part and mask data of a cell block interface part are separated and processed to form an SRAF(S1). The mask data are processed by the following steps. The mask data in each cell block core part and each cell block interface part are separated(S2). SRAF data corresponding to the mask data of the core part are combined to transform the mask data of the core part(S3). SRAF data corresponding to the mask data of the interface part are combined to transform the mask data of the interface part(S4). The transformed mask data of the core part and the transformed mask data of the interface part are combined(S5).

Abstract translation: 目的：提供一种用于形成SRAF（子分辨率辅助特征）的方法，通过改善DOF（深度聚焦）同时最小化OPC（光学邻近效应）的影响来显着减少处理数据的数量并提高数据处理速度， 。 构成：细胞块核心部分的掩模数据和细胞块接口部分的掩模数据被分离并处理以形成SRAF（S1）。 掩模数据通过以下步骤进行处理。 每个单元块核心部分和每个单元块接口部分中的掩模数据被分离（S2）。 组合对应于核心部分的掩模数据的SRAF数据以变换核心部分的掩模数据（S3）。 组合对应于接口部分的掩模数据的SRAF数据以变换接口部分的掩模数据（S4）。 组合了核心部分的变换的掩模数据和接口部分的变换的掩模数据（S5）。