-
-
-
公开(公告)号：KR1020170092081A
公开(公告)日：2017-08-10
申请号：KR1020160034018
申请日：2016-03-22
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/423 , H01L29/66
Abstract: 인접하는활성영역간의전기적분리를개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은은 제1 트렌치에의해분리되고, 서로단변을마주하는제1 핀형패턴및 제2 핀형패턴을형성하고, 상기제1 트렌치를채우는제1 절연막을형성하고, 상기제1 절연막의일부를제거하여, 제2 트렌치를형성하고, 상기제2 트렌치의폭을증가시켜, 제3 트렌치를형성하는것을포함한다.
Abstract translation: 以及制造能够改善相邻有源区之间的电隔离的半导体器件的方法。 所述半导体器件制造方法包括：形成由第一沟槽隔开并且面对所述第一沟槽的短边的第一鳍图案和第二鳍图案;形成填充所述第一沟槽的第一绝缘膜; 形成第二沟槽，并增加第二沟槽的宽度以形成第三沟槽。
-
公开(公告)号：KR1020170065418A
公开(公告)日：2017-06-13
申请号：KR1020160010593
申请日：2016-01-28
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/66 , H01L29/423
Abstract: 반도체장치가제공된다. 상기반도체장치는제1 및제2 영역을포함하는기판, 상기제1 영역에서, 상기기판상에서로나란하게형성되고, 서로제1 간격으로이격되는제1 및제2 게이트전극, 상기제2 영역에서, 상기기판상에서로나란하게형성되고, 서로상기제1 간격보다큰 제2 간격으로이격되는제3 및제4 게이트전극, 상기제1 영역에서상기제1 및제2 게이트전극사이에상기기판에형성되는제1 리세스, 상기제2 영역에서상기제3 및제4 게이트전극사이에상기기판에형성되는제2 리세스, 상기제1 리세스를채우는제1 소오스/드레인및 상기제2 리세스에채우는제2 소오스/드레인을포함하되, 상기제1 소오스/드레인의상면의최상부는상기제2 소오스/드레인의상면의최상부보다높다.
Abstract translation: 提供了一种半导体器件。 其中，半导体器件包括：包括第一和第二区域的衬底;在衬底上的第一区域中平行形成的第一和第二栅电极，第一和第二栅电极彼此隔开第一距离; 第三栅电极和第四栅电极，彼此平行地形成在基板上并且彼此隔开比第一间隙大的第二间隙;第一栅电极，形成在第一区中的第一栅电极和第二栅电极之间的基板上; 在第二区域中的第三和第四栅电极之间的衬底中形成的第二凹陷，填充第一凹陷的第一源极/漏极以及填充第二凹陷的第二源极/漏极， 漏极，第一源极/漏极的上表面的最上部分高于第二源极/漏极的上表面的最上部分。
-
公开(公告)号：KR1020170053094A
公开(公告)日：2017-05-15
申请号：KR1020150176742
申请日：2015-12-11
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/423 , H01L29/66
Abstract: 반도체장치및 이의제조방법이제공된다. 상기반도체장치제조방법은기판상에리얼마스크패턴및 더미마스크패턴을포함하는복수의마스크패턴들을형성하고, 상기더미마스크패턴을제거하고, 상기리얼마스크패턴을마스크로상기기판을식각하여제1 트렌치, 제2 트렌치및 상기제1 트렌치와상기제2 트렌치에의해서정의되는핀형패턴을형성하는것을포함하되, 상기핀형패턴과접하는상기제2 트렌치는상기제2 트렌치의바닥면과측면사이에위치하는위로볼록한스무드패턴과, 상기제2 트렌치의측면과상기스무드패턴사이에위치하고아래로볼록한제1 오목부와, 상기볼록부와상기제2 트렌치의바닥면사이에위치하고아래로볼록한제2 오목부를포함한다.
Abstract translation: 提供了一种半导体器件及其制造方法。 的半导体器件制造方法包括：形成多个掩模图案，包括实时掩模图案和在基板上的虚设掩模图案，并去除伪掩模图案，进行蚀刻，以真实掩模图案的基板作为掩模，第一沟槽 的第二沟槽，并且包括：形成由所述第二沟槽和第一沟槽限定的鳍型图案，在与销形图案接触的第二沟槽位于所述第二沟槽的底表面和侧表面之间 回到凸光滑图案，其中，所述第二沟槽所在的一侧和向下的平滑图样作为部分凸的第一凹之间，所述凸部的底部和所述第二沟槽棉花位于于此，并且包括一凸形的第二凹下去 。
-
Patent Agency Ranking
公开(公告)号：KR1020170039373A
公开(公告)日：2017-04-11
申请号：KR1020150138416
申请日：2015-10-01
Applicant: 삼성전자주식회사
IPC: H04J11/00
CPC classification number: H04B17/318 , H04L27/2665 , H04W8/005 , H04W24/08 , H04W48/16
Abstract: 통신디바이스및 그제어방법이개시된다. 본개시의다양한실시예들에따른통신디바이스는, 제1 밴드에포함되는복수의제1 신호및 제2 밴드에포함되는복수의제2 신호중 적어도하나의신호를수신하는트랜시버, 주파수이력정보(frequency history information)를저장하는메모리및 상기트랜시버및 상기메모리와전기적으로연결된프로세서를포함하고, 상기프로세서는, 상기수신된복수의제1 신호각각에대한수신전력을측정하고, 상기측정된각각의수신전력의세기에따라정해진제1 후보주파수셋을결정하고, 상기주파수이력정보에기초하여상기제1 후보주파수셋을업데이트(update)한제2 후보주파수셋을결정하고, 상기제2 후보주파수셋에포함되는각각의주파수에대응하는셀이존재하는지여부를판단할수 있다.
Abstract translation: 公开了一种通信装置及其控制方法。 根据本公开的各种实施例的通信设备包括收发器，用于接收包括在第一频带中的多个第一信号和包括在第二频带中的多个第二信号中的至少一个， 历史信息，以及电耦合到所述收发器和所述存储器的处理器，其中所述处理器测量所接收的多个第一信号中的每一个的接收功率， 确定根据信标周期确定的第一候选频率组，基于频率历史信息通过更新第一候选频率组来确定第二候选频率组， 可以判断是否存在与每个频率相对应的小区。
-
公开(公告)号：KR1020170036582A
公开(公告)日：2017-04-03
申请号：KR1020150156857
申请日：2015-11-09
Applicant: 삼성전자주식회사
Abstract: 반도체장치가제공된다. 상기반도체장치는제1 및제2 영역을포함하는기판, 상기제1 영역에형성되고, 상기기판보다돌출된제1 및제2 핀형패턴, 상기제1 핀형패턴상에제1 볼록다각형으로형성되고, 상기제1 볼록다각형은제1 내각을포함하는제1 에피택셜패턴, 상기제2 핀형패턴상에제2 볼록다각형으로형성되고, 상기볼록다각형은상기제1 내각과동일한제2 내각을포함하고, 상기제1 에피택셜패턴과이격되는제2 에피택셜패턴, 상기제2 영역에형성되고, 상기기판보다돌출된제3 및제4 핀형패턴, 상기제3 핀형패턴상에제3 볼록다각형으로형성되고, 상기제3 볼록다각형은제3 내각을포함하는제3 에피택셜패턴및 상기제4 핀형패턴상에제4 볼록다각형으로형성되고, 상기제4 볼록다각형은상기제3 내각과다른제4 내각을포함하고, 상기제3 에피택셜패턴과접하는제4 에피택셜패턴을포함한다.
Abstract translation: 提供了一种半导体器件。 的半导体器件被形成在所述第一凸多边形的基板，其中所述第一mitje两个销形图案，其中所述第一销形图案比基板突出在第一区域中形成包括第一mitje第二区域，所述上 第一凸多边形第一外延图案与所述第二销状图案的第二凸多边形，其中，所述凸包是与第一机壳相同的一第二机壳的方法，包括：第一机壳所形成的 外延形成在所述第二外延图案的第一，第二区域是一个图案和间隔开，以及形成在第三mitje四针形图案的第三凸多边形，第三销状图案比所述基板突出，该 形成在第三外延图案和所述第四销状图案包括第三机壳的第四凸第三凸的，和第四凸多边形被包括在其他第四柜和第三机壳 以及与第三外延图案接触的第四外延图案。
-
公开(公告)号：KR1020160132523A
公开(公告)日：2016-11-21
申请号：KR1020150065127
申请日：2015-05-11
Applicant: 삼성전자주식회사
IPC: H01L29/78
Abstract: 필드절연막위로돌출된핀형패턴사이의격리(isolation) 능력을향상시켜, 소자특성을개선할수 있는반도체장치를제공하는것이다. 상기반도체장치는제1 트렌치에의해정의되고, 서로마주보는제1 측벽및 제2 측벽을포함하는제1 핀형패턴, 및상기제1 측벽과접하는제1 영역과, 상기제2 측벽과접하는제2 영역을포함하고, 상기제1 트렌치의일부를채우는필드절연막을포함하고, 상기제1 측벽은상기제1 영역의상면과접하는제1 지점을포함하고, 상기제2 측벽은상기제2 영역의상면과접하는제2 지점을포함하고, 상기제1 영역의상면은상기제1 측벽의제1 지점보다높은부분을포함한다.
Abstract translation: 并且提供能够改善投射到场绝缘膜上的钉扎图案之间的隔离特性并改善器件特性的半导体器件。 权利要求2中与所述第一区域和所述第二侧壁相接触的半导体器件被定义，并且，在与第一销形图案接触，并且所述第一侧壁包括第一侧壁和第二侧壁由第一沟槽彼此面对 其中，第一侧壁包括与第一区域的上表面接触的第一接触点，第二侧壁包括第二区域的上表面， 并且第一区域的上表面包括比第一侧壁的第一点高的部分。
-
公开(公告)号：KR1020160118523A
公开(公告)日：2016-10-12
申请号：KR1020150046764
申请日：2015-04-02
Applicant: 삼성전자주식회사
IPC: H01L29/78
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823475 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L23/485 , H01L27/0207 , H01L27/0924 , H01L29/0649
Abstract: 높은전압에서동작안정성을향상시켜소자의동작특성이개선된반도체장치를제공하는것이다. 상기반도체장치는트렌치에의해정의되고, 제1 방향으로각각연장되어서로간에최인접하는제1 핀형패턴및 제2 핀형패턴, 상기트렌치의일부를채우는필드절연막, 및상기필드절연막, 상기제1 핀형패턴및 상기제2 핀형패턴과접촉하는컨택으로, 상기컨택의바닥면은웨이브형상을갖는컨택을포함한다.
Abstract translation: 一种半导体器件，包括由沟槽限定的第一鳍式图案和第二鳍型图案，所述第一鳍型图案和所述第二鳍片图案沿第一方向延伸，所述第一鳍片型图案和所述第二鳍片图案为 最接近; 填充所述沟槽的一部分的场绝缘层; 以及与场绝缘层，第一鳍式图案和第二鳍型图案接触的接触件，该接触件具有波形形状的底面。
-
公开(公告)号：KR1020160111060A
公开(公告)日：2016-09-26
申请号：KR1020150035702
申请日：2015-03-16
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823456 , H01L27/0207 , H01L27/1104 , H01L29/0657 , H01L29/42356 , H01L29/785 , H01L29/7854 , H01L29/4236 , H01L29/7843
Abstract: 동작특성이향상된반도체장치를제공하는것이다. 상기반도체장치는기판상의필드절연막, 상기기판상에형성되고, 상기필드절연막의상면보다위로돌출된제1 핀형패턴, 및상기필드절연막상에, 상기제1 핀형패턴과교차하고, 제1 부분과제2 부분을포함하는게이트전극으로, 상기제1 부분은상기제1 핀형패턴의일측에위치하여상기게이트전극의제1 종단을포함하고, 상기제2 부분은상기제1 핀형패턴의타측에위치하는게이트전극을포함하고, 상기기판으로부터상기제1 부분의최하부까지의높이와, 상기기판으로부터상기제2 부분의최하부까지의높이는서로다르다.
Abstract translation: 本发明提供具有改进的性能特性的半导体器件。 半导体器件包括：衬底上的场绝缘层; 形成在所述基板上并且比所述场绝缘层的上表面突出到上部的第一pin状图案; 以及栅电极，其包括第一部分和第二部分，并且形成在所述场绝缘层上以与所述第一pin形图案交叉。 第一部分通过定位在第一销状图案的一侧上而包括门元件的第一纵向端。 第二部分包括位于第一销状图案另一侧的栅电极。 从基板到第一部分的最低部分的高度不同于从第二部分的基板到最下部分的高度。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.036 seconds)
