저저항 비아컨택 형성방법
    31.
    发明公开
    저저항 비아컨택 형성방법 无效
    通过接触方式制造低电阻的方法

    公开(公告)号:KR1020020068160A

    公开(公告)日:2002-08-27

    申请号:KR1020010008440

    申请日:2001-02-20

    Inventor: 전기문

    Abstract: PURPOSE: A method for fabricating a low resistive via contact is provided to form a via contact having a sufficient contact area with a lower interconnection layer, by isotropically and anisotropically etching the lower interconnection layer so that a contact hole extends to the inside of the lower interconnection layer. CONSTITUTION: The first metal interconnection layer(300) is formed on a semiconductor substrate. An interlayer dielectric(320) is formed on the first metal interconnection layer. The interlayer dielectric is anisotropically etched to form a contact hole exposing the first metal interconnection layer. An isotropical etch process, an anisotropical etch process and an isotropical etch process are sequentially performed on the exposed first metal interconnection layer so that the contact hole extends to the inside of the first metal interconnection layer. A contact plug(360) is formed in the contact hole. The second metal interconnection layer(340) is formed on the contact plug.

    Abstract translation: 目的:提供一种制造低电阻通孔接触的方法,以形成具有与下互连层的充分接触面积的通孔接点,通过各向异性和各向异性地蚀刻下互连层,使得接触孔延伸到下层 互连层。 构成:第一金属互连层(300)形成在半导体衬底上。 在第一金属互连层上形成层间电介质(320)。 层间电介质被各向异性蚀刻以形成暴露第一金属互连层的接触孔。 在暴露的第一金属互连层上依次进行等热蚀刻工艺,各向异性热蚀刻工艺和等温蚀刻工艺,使得接触孔延伸到第一金属互连层的内部。 接触孔(360)形成在接触孔中。 第二金属互连层(340)形成在接触插塞上。

    액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치
    35.
    发明授权
    액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치 有权
    驱动液晶面板的方法源驱动器和使用该方法的液晶显示系统

    公开(公告)号:KR101651548B1

    公开(公告)日:2016-09-05

    申请号:KR1020100014728

    申请日:2010-02-18

    Abstract: 본발명은액정표시장치구동기술에관한것으로, 구체적으로는파워-온또는파워-오프시액정패널에의도하지않은영상데이터가디스플레이되는것이방지되는액정구동방법, 이를구현하는소스드라이버및 액정표시장치에관한것이다. 본발명의일실시예에따른소스드라이버는복수개의출력버퍼들, 복수개의출력패드들및 상기복수개의출력버퍼들과상기복수개의출력패드들사이에위치하여, 상기복수개의출력패드들의전기적연결상태를제어하는스위칭부를포함한다. 상기스위칭부는, 전원전압의레벨-업(level-up) 또는레벨-다운(level-down)이감지되면미리정해진구간동안상기복수개의출력버퍼들의출력신호들이대응되는상기출력패드를통하여상기액정패널에전달되는것을차단하면서, 상기복수개의출력패드들을서로연결하는것과상기복수개의출력패드들로부터접지로의방전경로를제공하는것 중적어도어느하나를수행하는것을특징으로한다.

    ESD 보호 회로를 포함하는 반도체 장치
    36.
    发明公开
    ESD 보호 회로를 포함하는 반도체 장치 审中-实审
    包括ESD保护电路的半导体器件

    公开(公告)号:KR1020160043764A

    公开(公告)日:2016-04-22

    申请号:KR1020140138380

    申请日:2014-10-14

    Inventor: 유재현 전기문

    Abstract: 반도체장치가제공된다. 반도체장치는, 입력단, 상기입력단에인가된입력신호를제공받아이를바탕으로출력신호를생성하는로직회로, 및상기입력신호의레벨이미리정한범위를벗어나는경우, 상기입력신호의레벨을조정하는 ESD 보호회로를포함하고, 상기 ESD 보호회로는, 반도체기판상에평행하게배치되는제1 핀및 제2 핀과, 상기제1 핀및 상기제2 핀과교차하는방향으로형성되는게이트전극을포함하되, 상기제1 핀및 상기제2 핀은각각소스영역, 드레인영역, 상기소스영역및 상기드레인영역사이에배치되는채널영역을포함하고, 상기게이트전극의하부에는상기채널영역이배치되고, 상기게이트전극의일측에는상기제1 핀의소스영역과상기제2 핀의드레인영역이배치되고, 상기게이트전극의타측에는상기제1 핀의드레인영역과상기제2 핀의소스영역이배치된다.

    Abstract translation: 提供一种半导体器件。 半导体器件包括:输入级; 接收施加到输入级的输入信号并基于接收的输入信号产生输出信号的逻辑电路; 以及在输入信号的电平超出预定范围的情况下调节输入信号电平的ESD保护电路。 ESD保护电路具有在半导体衬底上彼此平行布置的第一引脚和第二引脚,以及在与第一引脚和第二引脚交叉的方向上形成的栅电极。 第一引脚和第二引脚中的每一个具有源极区域,漏极区域和布置在源极区域和漏极区域之间的沟道区域。 沟道区域布置在栅电极的下侧。 第一引脚的源极区域和第二引脚的漏极区域布置在栅电极的一侧,第一引脚的漏极区域和第二引脚的源极区域布置在栅极的另一侧 电极。

    메모리 시스템 및 이의 데이터 보호 방법
    37.
    发明公开
    메모리 시스템 및 이의 데이터 보호 방법 审中-实审
    存储系统及其数据保护方法

    公开(公告)号:KR1020160014464A

    公开(公告)日:2016-02-11

    申请号:KR1020140096740

    申请日:2014-07-29

    Abstract: 본발명의실시예에따른메모리시스템은, 복수의이상상태검출기를포함하며, 정상동작에대하여외부공격에의한이상상태발생여부를검출하는이상상태검출블록, 상기검출된이상상태를하드웨어적으로처리하는이상상태처리블록, 상기정상동작에대하여이상상태발생여부를검출하는제1 코드프로그램및 상기검출된이상상태를소프트웨어적으로처리하는제2 코드프로그램을실행하는중앙처리장치, 및상기제2 코드프로그램의동작을모니터링하고, 모니터링결과에기초하여상기제2 코드프로그램에대한오동작여부를판단하는감시장치를포함한다.

    Abstract translation: 根据本发明的实施例,一种存储系统包括:异常检测块,其包括多个异常检测器,并且检测相对于正常操作的外部攻击是否发生异常; 用于通过硬件处理检测到的异常的异常处理块; 中央处理单元,用于执行检测相对于正常操作是否发生异常的第一代码程序和通过软件处理检测到的异常的第二代码程序; 以及监视装置,其监视第二代码程序的操作,并且基于监视结果来确定是否在第二代码程序中发生故障。 本发明是通过保护数据免受外部攻击来确保安全设备的安全性。

    쓰레드를 이용한 시스템 온 칩의 테스트 방법
    38.
    发明公开
    쓰레드를 이용한 시스템 온 칩의 테스트 방법 审中-实审
    使用螺纹测试芯片的方法

    公开(公告)号:KR1020140142773A

    公开(公告)日:2014-12-15

    申请号:KR1020130063872

    申请日:2013-06-04

    Abstract: 시스템 온 칩의 테스트 방법이 개시된다. 적어도 하나의 프로세서를 포함하는 시스템 온 칩의 테스트 방법에 따라서 먼저 태스크가 수행되는 시스템 온 칩 내에서의 영역을 나타내는 수행 영역에 기초하여 테스트의 자료를 생성한다. 다음으로 자료 구조에 기초하여 적어도 하나의 프로세서 중 하나의 프로세서의 태스크를 포함하는 제1 쓰레드 상에서 제1 테스트 벡터를 수행한다. 다음으로 자료 구조에 기초하여 제1 테스트 벡터에 포함되는 태스크의 수행 영역이 하나의 프로세서가 아닌 경우 적어도 하나의 프로세서의 태스크를 포함하는 제2 쓰레드 상에서 제2 테스트 벡터를 수행한다. 자료 구조는 태스크의 수행 영역이 프로세서인 프로세서 태스크, 태스크의 수행 영역이 지능 소자인 하드웨어 태스크 및 프로세서 및 지능 소자에서 테스트를 진행하고 있지 않은 유휴 태스크 중 적어도 하나의 태스크를 포함한다.

    Abstract translation: 公开了一种用于测试片上系统的方法。 根据用于测试包括至少一个处理器的片上系统的方法,基于指示片上系统中的区域的执行区域来提前进行测试的数据生成测试数据。 对于下一步骤,基于数据结构在包括处理器的任务的第一线程上执行第一测试向量。 对于下一步骤,当包括在第一测试向量中的任务的执行区域不是基于数据结构的一个处理器时,在包括处理器的任务的第二线程上执行第二测试向量。 数据结构包括处理任务,其中任务的执行区域是处理器,其中任务的执行区域是智能元件的硬件任务,以及不执行测试的至少一个空闲任务 处理器和智能元件。

    이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법
    39.
    发明公开
    이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법 审中-实审
    芯片系统更新部分框架及其操作方法

    公开(公告)号:KR1020140099135A

    公开(公告)日:2014-08-11

    申请号:KR1020130012007

    申请日:2013-02-01

    CPC classification number: G06T1/60 G09G5/393 G09G2330/021

    Abstract: Disclosed are a system on chip for updating a partial frame of an image and a method for operating the same. According to embodiments of the present invention, the system on chip comprises: a central processing unit (CPU) for controlling a memory operation and a display operation on a current frame of an image based on an image generating operation and an interrupt signal; an image generator for requesting a memory device for data of the current frame according to the control of the CPU; a UD unit for determining whether or not to update the current frame, detecting whether or not an update region is a partial frame based on virtual addresses included in a request from the image generator, and outputting the interrupt signal corresponding to the update region to the CPU; a memory controller for storing the update region in the memory device according to the control of the CPU; and a display controller for accessing the memory device according to the control of the CPU and outputting the update region to the display.

    Abstract translation: 公开了一种用于更新图像的部分帧的芯片上系统及其操作方法。 根据本发明的实施例,片上系统包括:中央处理单元(CPU),用于基于图像产生操作和中断信号控制存储器操作和对当前帧的显示操作; 图像生成器,用于根据CPU的控制向存储器件请求当前帧的数据; 用于确定是否更新当前帧的UD单元,基于来自图像生成器的请求中包括的虚拟地址来检测更新区域是否是部分帧,并将对应于更新区域的中断信号输出到 中央处理器; 存储器控制器,用于根据CPU的控制将更新区域存储在存储器件中; 以及显示控制器,用于根据CPU的控制访问存储器件并将更新区域输出到显示器。

    선입선출 버퍼를 포함하는 시스템 온 칩, 응용 프로세서 및 그것을 포함하는 모바일 장치
    40.
    发明公开
    선입선출 버퍼를 포함하는 시스템 온 칩, 응용 프로세서 및 그것을 포함하는 모바일 장치 审中-实审
    包括FIFO缓冲器和包含该缓冲器的移动设备的系统片上和应用处理器

    公开(公告)号:KR1020140067740A

    公开(公告)日:2014-06-05

    申请号:KR1020120135383

    申请日:2012-11-27

    CPC classification number: G06F5/12 G06F2205/062 G06F2205/126

    Abstract: A system-on-chip according to the present invention includes a data producer block; an FIFO buffer which stores data transferred from the data producer at a memory area corresponding to a write pointer; a first consumer block which pops data of a memory area corresponding to a first read pointer of the FIFO buffer out; and a second consumer block which pops data of a memory area corresponding to a second read pointer of the FIFO buffer out. The FIFO buffer requests a pop-out operation to the second consumer block according to the difference between the write pointer and the first read pointer or overwrites the data provided from the data producer block at the memory area corresponding to the second read pointer.

    Abstract translation: 根据本发明的片上系统包括数据生成器块; FIFO缓冲器,其存储从数据生成器传送到与写指针相对应的存储区域的数据; 第一消费者块,其弹出对应于FIFO缓冲器的第一读取指针的存储区域的数据; 以及第二消费者块,其弹出对应于FIFO缓冲器的第二读指针的存储区的数据。 FIFO缓冲器根据写指针和第一读指针之间的差异向第二消费者块请求弹出操作,或者覆盖从对应于第二读指针的存储区的数据生成器块提供的数据。

Patent Agency Ranking