中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

47 records (took 0.029 seconds)

    콘택 패드 형성 방법
    31.
    发明公开
    콘택 패드 형성 방법 无效
    形成接触垫的方法

    公开(公告)号：KR1020000025282A

    公开(公告)日：2000-05-06

    申请号：KR1019980042306

    申请日：1998-10-09

    Applicant: 삼성전자주식회사

    Inventor： 신종훈 ,  정용진

    IPC: H01L21/28

    Abstract: PURPOSE: A method for forming a contact pad having improved profile is provided to increase an overlap margin both of the contact pad and an isolating layer and reduce a mis align margin of contacts by using a slope etching. CONSTITUTION: A storage electrode contact pad(110) and a bit line contact pad are simultaneously formed by etching a conductive layer. The contact pads(110) are electrically connected to an active region of a semiconductor substrate(100). Using a slope etching the contact pads(110), the lower width of the etched profile of the contact pads is relatively wider than that of the upper width of the etched profile of the contact pads.

    Abstract translation: 目的：提供一种用于形成具有改进轮廓的接触焊盘的方法，以增加接触焊盘和隔离层的重叠边缘，并通过使用斜率蚀刻来减少接触错位。 构成：通过蚀刻导电层同时形成存储电极接触焊盘（110）和位线接触焊盘。 接触焊盘（110）电连接到半导体衬底（100）的有源区。 使用斜面蚀刻接触焊盘（110），接触焊盘的蚀刻轮廓的较低宽度比接触焊盘的蚀刻轮廓的上部宽度的宽度相对更宽。

    플라즈마를 이용한 반도체 웨이퍼의 감광막 제거 장치
    32.
    发明授权
    플라즈마를 이용한 반도체 웨이퍼의 감광막 제거 장치 失效
    SEMICONDUCTOR PHOTORESIST FILM REMOVAL DEVICE WITH PLASMA

    公开(公告)号：KR100247462B1

    公开(公告)日：2000-03-15

    申请号：KR1019970047140

    申请日：1997-09-12

    Applicant: 삼성전자주식회사

    Inventor： 정용진

    IPC: H01L21/306

    Abstract: 본 발명은 플라즈마를 이용한 반도체 웨이퍼의 감광막 제거 장치에 관한 것이다. 플라즈마를 이용한 감광막 제거 장치는, 웨이퍼를 반응실에 넣고 고주파를 인가한 상태로 산소 기체를 주입하여, 반응실 내부에 생성되는 플라즈마의 높은 에너지를 이용하여 웨이퍼의 감광막을 산화시켜 제거한다. 종래의 감광막 제거 장치는 반응실을 지지하기 위하여 반응실과 결합되어 있는 알루미늄 플랜지에 플라즈마의 영향에 의한 불순물 입자가 발생되어 웨이퍼에 불량을 야기할 수 있다. 따라서 본 발명은 플라즈마 반응실 내부로 노출되는 플랜지의 면에 세라믹 방호 링이 장착된 감광막 제거 장치를 제공한다. 세라믹 방호 링에 의하여 알루미늄 플랜지는 플라즈마의 영향으로부터 보호되며 불순물 입자의 발생이 방지된다. 따라서 반도체 웨이퍼의 수율이 향상되며, 감광막 제거 장치의 신뢰도 및 공정의 생산성이 향상된다.

    다이 본딩 장치
    33.
    发明授权
    다이 본딩 장치 有权

    公开(公告)号：KR102231293B1

    公开(公告)日：2021-03-23

    申请号：KR1020140015002

    申请日：2014-02-10

    Applicant: 삼성전자주식회사

    Inventor： 하용대 ,  이재룡 ,  김철민 ,  황이성 ,  엄태석 ,  정용진

    IPC: H01L21/50

    Abstract: 본발명은다이본딩장치에관한것이다. 본발명의일 실시예에따른다이본딩장치는이송유닛; 상기이송유닛으로기판을로딩하는로딩부재; 상기이송유닛에서기판을언로딩하는언로딩부재; 다이들을제공하는웨이퍼를지지하는웨이퍼홀더; 및상기웨이퍼에서상기다이들가운데하나를픽업한후, 픽업된상기다이방향으로기체를분사하여상기기체가제공하는압력으로상기다이를상기이송유닛에위치된상기기판의상면에부착하는본딩부재를포함한다.

    다이 본딩 장치
    34.
    发明公开
    다이 본딩 장치 审中-实审
    DIE结合装置

    公开(公告)号：KR1020150094116A

    公开(公告)日：2015-08-19

    申请号：KR1020140015002

    申请日：2014-02-10

    Applicant: 삼성전자주식회사

    Inventor： 하용대 ,  이재룡 ,  김철민 ,  황이성 ,  엄태석 ,  정용진

    IPC: H01L21/50

    CPC classification number: H01L24/75 ,  H01L21/67144 ,  H01L21/6838 ,  H01L2221/68363 ,  H01L2224/7555 ,  H01L2224/7565 ,  Y10T156/1132 ,  Y10T156/1179 ,  Y10T156/1944 ,  Y10T156/1983

    Abstract: 본 발명은 다이 본딩 장치에 관한 것이다. 본 발명의 일 실시 예에 따른 다이 본딩 장치는 이송 유닛; 상기 이송 유닛으로 기판을 로딩하는 로딩 부재; 상기 이송 유닛에서 기판을 언로딩 하는 언로딩 부재; 다이들을 제공하는 웨이퍼를 지지하는 웨이퍼 홀더; 및 상기 웨이퍼에서 상기 다이들 가운데 하나를 픽업한 후, 픽업된 상기 다이 방향으로 기체를 분사하여 상기 기체가 제공하는 압력으로 상기 다이를 상기 이송 유닛에 위치된 상기 기판의 상면에 부착하는 본딩 부재를 포함한다.

    Abstract translation: 芯片接合装置技术领域本发明涉及一种芯片接合装置。 根据本发明的一个实施例，芯片接合装置包括：传送单元; 负载部件，将基板装载到所述转印单元; 从所述转印单元卸载所述基板的卸载构件; 支撑提供模具的晶片的晶片保持器; 以及接合部件，其朝向所述模具注入气体，以在通过在所述晶片中的所述管芯中拾取一个之后由所述气体提供的压力将位于所述转移单元中的所述基板的上表面附接到所述基板的上表面。

    반도체 장치의 제조 방법
    36.
    发明公开
    반도체 장치의 제조 방법 有权
    制造半导体器件的方法

    公开(公告)号：KR1020110093112A

    公开(公告)日：2011-08-18

    申请号：KR1020100012951

    申请日：2010-02-11

    Applicant: 삼성전자주식회사

    Inventor： 장종광 ,  지승헌 ,  신홍재 ,  정용진 ,  오영묵 ,  이주범

    IPC: H01L21/8238 ,  H01L21/336

    CPC classification number: H01L21/823864 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28123 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

    Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to etch a metal layer back part to eliminate metal materials remaining in a recess part, thereby preventing a defect during a gate process. CONSTITUTION: Gate insulating films(121n,121p) and gate patterns are formed on a semiconductor substrate(100). The gate patterns include a sacrificial gate electrode. An etching stopping layer(130) and an insulating layer(140) are formed on the semiconductor substrate and the gate patterns. A metal layer is formed on the entire structure by eliminating the sacrificial gate electrode. The metal layer processed by an etch back process.

    Abstract translation: 目的：提供一种用于制造半导体器件的方法以蚀刻金属层背部以消除残留在凹部中的金属材料，从而防止栅极处理期间的缺陷。 构成：在半导体衬底（100）上形成栅极绝缘膜（121n，121p）和栅极图案。 栅极图案包括牺牲栅电极。 在半导体衬底和栅极图案上形成有蚀刻停止层（130）和绝缘层（140）。 通过消除牺牲栅电极在整个结构上形成金属层。 通过回蚀工艺处理的金属层。

    반도체 패키지 및 그 제조방법
    39.
    发明公开
    반도체 패키지 및 그 제조방법 无效
    半导体封装及其制造方法

    公开(公告)号：KR1020080016124A

    公开(公告)日：2008-02-21

    申请号：KR1020060077815

    申请日：2006-08-17

    Applicant: 삼성전자주식회사

    Inventor： 황현익 ,  김길백 ,  정용진

    IPC: H01L23/12

    CPC classification number: H01L2224/06135 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

    Abstract: A semiconductor package and a manufacturing method thereof are provided to reduce peeling by enlarging a contact area between a sealing resin and semiconductor chips. A penetrating window(260) is formed in a substrate(210). A first group of semiconductor chips(221) are adhered to one side of the substrate, and a second group of semiconductor chips(222) are adhered on the other side of the substrate. The substrate and the semiconductor chips are electrically connected to each other via a bonding wire(230). The bonding wire and the first and second group of semiconductor chips are enclosed by a sealing resin(240) which is integrally formed on the substrate. Solder balls(250) are formed on the substrate.

    Abstract translation: 提供半导体封装及其制造方法，通过扩大密封树脂和半导体芯片之间的接触面积来减少剥离。 穿透窗（260）形成在基板（210）中。 第一组半导体芯片（221）粘附到基板的一侧，并且第二组半导体芯片（222）粘附在基板的另一侧。 基板和半导体芯片经由接合线（230）彼此电连接。 接合线和第一和第二组半导体芯片被一体地形成在基板上的密封树脂（240）包围。 在基板上形成焊球（250）。

    웨이퍼 소잉 장치
    40.
    发明公开
    웨이퍼 소잉 장치 无效
    用于锯切波形的装置

    公开(公告)号：KR1020080004790A

    公开(公告)日：2008-01-10

    申请号：KR1020060063538

    申请日：2006-07-06

    Applicant: 삼성전자주식회사

    Inventor： 김민철 ,  김길백 ,  정용진

    IPC: H01L21/78 ,  H01L21/82

    CPC classification number: H01L21/67778 ,  H01L21/67092

    Abstract: An apparatus for sawing a wafer is provided to perform simultaneously a sawing process on plural wafers by installing plural transfer members and plural chuck tables in a work space. A wafer loading/unloading unit(110) has a wafer cassette(115). Plural wafers to be sawed or been sawed are mounted on the wafer cassette. Plural transfer members(125) transfer the wafer mounted on the wafer cassette to a work place where a sawing process is performed. Plural chuck tables(135) are installed in the work place. A real wafer sawing process is performed at the chuck tables. The number of the transfer members and the chuck tables are the same. The number of the transfer members and the chuck tables are respectively four. The transfer members are arranged as height difference as an interval between wafers in the wafer cassette.

    Abstract translation: 提供锯切晶片的装置，通过在工作空间中安装多个转印件和多个卡盘表，来同时对多个晶片进行锯切加工。 晶片装载/卸载单元（110）具有晶片盒（115）。 要锯切或锯切的多个晶片安装在晶片盒上。 多个传送构件（125）将安装在晶片盒上的晶片传送到执行锯切处理的工作场所。 多个卡盘台（135）安装在工作场所。 在卡盘台上执行真正的晶片锯切工艺。 转印件和卡盘的数量相同。 转印件和卡盘的数量分别为四个。 传送构件被布置为与晶片盒中的晶片之间的间隔的高度差。

Patent Agency Ranking