메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템
    31.
    发明授权
    메모리 컨트롤러 및 그것을 포함한 데이터 처리 시스템 失效
    内存控制器和数据处理系统

    公开(公告)号:KR100673013B1

    公开(公告)日:2007-01-24

    申请号:KR1020050087794

    申请日:2005-09-21

    CPC classification number: G06F13/28

    Abstract: A memory controller and a data processing system including the same are provided to realize optimal performance of a one-NAND flash memory by making a data transfer time shadow a time needed for transferring data to a buffer memory from a speed-up buffer and the time needed for transferring the data to a DRAM from the buffer memory. The one-NAND flash memory(160) has the buffer memory(162) for temporarily storing page data. The first memory controller(140) controls a read operation of the one-NAND flash memory and has the speed-up buffer(141). The page data stored in the buffer memory is sequentially output to the outside through the speed-up buffer by a specific unit. The second memory controller(130) controls the DRAM(150). A DMA(Direct Memory Access)(120) has a buffer(121) and the data output from the speed-up buffer is stored to the DMA buffer. The data stored in the DMA buffer is stored to the DRAM through the second memory controller. Data transfer to the DMA buffer from the speed-up buffer and the data transfer to the DRAM from the DMA buffer are performed during the data transfer to the speed-up buffer from the buffer memory.

    Abstract translation: 提供了一种存储器控制器和包括该存储器控制器和数据处理系统,以通过使数据传输时间成为从加速缓冲器将数据传送到缓冲存储器所需的时间,并实现时间 将数据从缓冲存储器传送到DRAM所需的。 一NAND闪存(160)具有用于临时存储页面数据的缓冲存储器(162)。 第一存储器控制器(140)控制单NAND闪存的读取操作并具有加速缓冲器(141)。 存储在缓冲存储器中的页面数据通过特定单元通过加速缓冲器顺序输出到外部。 第二存储器控制器(130)控制DRAM(150)。 DMA(直接存储器访问)(120)具有缓冲器(121),并且从加速缓冲器输出的数据被存储到DMA缓冲器。 存储在DMA缓冲器中的数据通过第二存储器控制器存储到DRAM。 在从缓冲存储器传送到加速缓冲器的数据传输期间,从加速缓冲器向DMA缓冲器传送数据到DMA缓冲器的数据传送到DRAM。

    반도체 메모리 장치의 발진회로
    33.
    发明公开
    반도체 메모리 장치의 발진회로 失效
    半导体存储器件中的振荡电路

    公开(公告)号:KR1020060027175A

    公开(公告)日:2006-03-27

    申请号:KR1020040076031

    申请日:2004-09-22

    Inventor: 조현덕 장평문

    CPC classification number: H03K3/014 H03K3/354

    Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로, 더 자세하게는 불휘발성의 플래쉬 메모리에서 고전압 발생장치에 사용되는 발진회로에 관한 것이다.
    본 발명의 발진회로는 서로 반대위상을 가지는 제1 및 제2 궤환신호와 일정한 전압레벨을 가지는 기준전압을 입력으로 하고, 제1 및 제2 궤환신호에 제어되어 각기 변동되는 제1 및 제2 검출신호를 출력하는 검출부와 기준전압과 제1 검출신호의 전압레벨을 비교하여 제1 비교신호를 출력하고, 기준전압과 제2 검출신호의 전압레벨을 비교하여 제2 비교신호를 출력하는 비교부 그리고, 제1 비교신호와 제2 비교신호를 입력으로 하여 발진신호를 생성하는 래치부 및 발진신호를 이용하여 제1 궤환신호 및 제2 궤환신호를 생성하는 재기동부를 구비한다.
    발진회로, POWER DIPPING, OSCILLATION, FLASH MEMORY

    누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
    34.
    发明授权
    누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법 失效
    누설전류를감소시킬수있는게이트절연막형성방누

    公开(公告)号:KR100464424B1

    公开(公告)日:2005-01-03

    申请号:KR1020020038885

    申请日:2002-07-05

    Abstract: A gate insulating layer in an integrated circuit device is formed by forming a gate insulating layer on a substrate. The gate insulating layer is nitrified with plasma and then annealed using oxygen radicals. The oxygen radicals may cure defects in the gate insulating layer caused by the nitridation process. As a result, leakage current may be reduced.

    Abstract translation: 通过在衬底上形成栅极绝缘层来形成集成电路器件中的栅极绝缘层。 栅绝缘层用等离子体硝化,然后用氧自由基退火。 氧自由基可以固化由氮化过程引起的栅极绝缘层中的缺陷。 结果,泄漏电流可能会降低。

    누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
    35.
    发明公开
    누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법 失效
    GATE隔离层形成方法可以减少泄漏电流

    公开(公告)号:KR1020040004836A

    公开(公告)日:2004-01-16

    申请号:KR1020020038885

    申请日:2002-07-05

    Abstract: PURPOSE: A method for forming a gate isolating layer is provided to be capable of reducing leakage current by using oxygen radical. CONSTITUTION: A gate isolating layer(20b) is formed at the upper portion of a substrate(10). A plasma nitridation is carried out at the gate isolating layer. An annealing process is then carried out at the gate isolating layer by using oxygen radical. Preferably, the oxygen radical is generated from N2O, O3, NO2, or mixed gas. Preferably, the annealing process is carried out at the pressure of 50 Torr, or less. Preferably, the oxygen radical is generated by carrying out a thermal dissociation at the N2O, O3, NO2, or mixed gas. Preferably, the oxygen radical is generated by an ISSG(In-Situ Steam Generation).

    Abstract translation: 目的:提供一种用于形成栅极隔离层的方法,以便能够通过使用氧自由基来减少漏电流。 构成:在衬底(10)的上部形成栅绝缘层(20b)。 在栅极隔离层处进行等离子体氮化。 然后通过使用氧自由基在栅极隔离层处进行退火处理。 优选地,氧自由基由N 2 O,O 3,NO 2或混合气体产生。 优选地,退火处理在50托或更低的压力下进行。 优选地,通过在N 2 O,O 3,NO 2或混合气体下进行热离解来产生氧自由基。 优选地,氧自由基通过ISSG(原位蒸汽发生)产生。

    주사보간 신호발생 회로 및 방법
    36.
    发明授权
    주사보간 신호발생 회로 및 방법 失效
    扫描插值生成电路和方法

    公开(公告)号:KR100153536B1

    公开(公告)日:1998-11-16

    申请号:KR1019920001198

    申请日:1992-01-28

    Inventor: 조현덕

    Abstract: 텔리비젼에서 화질의 개선을 위해 기존의 비월주사 방식을 동일횟수의 순차주사 방식으로 변환하는데 필요한 보간필드 발생회로 및 방법으로써 프레임차 및 필드차를 검출하고 그 값의 상태에 따라 수직축으로 보간한 신호와 시간축으로 보간한 신호의 혼합비를 조절하여 혼합 출력한다.

    멀티플랙스아날로그콤퍼넌트MAC시스템의프레임싱크검출회로

    公开(公告)号:KR1019940003190A

    公开(公告)日:1994-02-21

    申请号:KR1019920013762

    申请日:1992-07-31

    Inventor: 조현덕 이준호

    Abstract: 이 발명은 MAC 시스템의 프레임 싱크 검출에 관한 것으로서, 제1프레임 싱크 검출부로 입력되는 MAC 신호의 라인 싱크를 검출하여 프레임 싱크를 검출하고, 제2프레임 싱크 검출부로 입력되는 MAC 신호의 프레임 싱크를 이용하여 프레임 싱크를 검출하며, 프레임 싱크 판별부에서 상기 제1프레임 싱크 검출부 또는 제2프레임 싱크 검출부 둘중 어느 하나에서 프레임 싱크 검출시 입력되는 MAC 신호를 프레임 싱크로 판별함으로써 프레임 싱크워드를 읽지 못하더라도 라인 싱크 워드를 읽음으로써 프레임 싱크 워드를 검출할 수 있도록 되므로 보다 효율적으로 프레임 싱크를 검출할 수 있게 된다.

Patent Agency Ranking