公开(公告)号：KR1019960039297A

公开(公告)日：1996-11-25

申请号：KR1019950009260

申请日：1995-04-19

Applicant: 한국전자통신연구원

Inventor： 강영일 ,  임태영 ,  박흥옥 ,  이용현 ,  이재성

IPC: H01L21/8246

Abstract: 본 발명은 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터 형태의 구성을 가진 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 프로그램 가능 안티퓨즈 소자는, p형 실리콘 기판과; 상기 p형 실리콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성되며, 절연층인 티타늄 산화막의 두께를 열처리시의 공정조건(시간 및 온도)을 변화하여 조절함으로써 프로그램 전압의 재현성과 제어성을 실현하도록 한다.

公开(公告)号：KR100102541B1

公开(公告)日：1996-07-24

申请号：KR1019920025026

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 이종현 ,  박흥옥

IPC: H01L21/68

公开(公告)号：KR1019960007444B1

公开(公告)日：1996-05-31

申请号：KR1019920026635

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 김도훈 ,  김윤태 ,  박흥옥 ,  권진혁 ,  김상철

IPC: G03F7/26

Abstract: The apparatus having a stage supporting a wafer, a mask for forming a shape on the wafer, and a lens. including a first light part for lighting a first alignment mark on the wafer with a first alignment light; a second light part for lighting a second alignment mark on the wafer with a second alignment light; an image collecting part collecting the first alignment light and the second alignment light; an image processing part receiving the image created by the image collecting part, processing image data, producing a control signal and outputting the image data on a screen; a stage control part controlling the stage on receipt of a control signal from the image processing part.

Abstract translation: 该装置具有支撑晶片的台，用于在晶片上形成形状的掩模和透镜。 包括用第一对准光照亮晶片上的第一对准标记的第一光部分; 用于利用第二对准光照亮晶片上的第二对准标记的第二光部分; 收集第一对准光和第二对准光的图像收集部; 接收由图像采集部分创建的图像的图像处理部分，处理图像数据，产生控制信号并在屏幕上输出图像数据; 舞台控制部分，在接收到来自图像处理部分的控制信号时控制舞台。

公开(公告)号：KR1019930008863B1

公开(公告)日：1993-09-16

申请号：KR1019910006086

申请日：1991-04-16

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이대우 ,  최창억 ,  박흥옥

IPC: H01L21/335

Abstract: The method is for forming the reverse T type gate electrode by the multi-crystal silicon oxidation layer growing method. The method includes: (1) the 1st processing for doping phosphorus and arsenic, and growing the field and gate oxidation layer in the manufacturing of MOSFET; (2) the 2nd processing for forming the gate pattern; (3) the 3rd processing for growing the high-temperature and pressure oxidation layer; (4) the 4th processing for forming n-region (8) or P-region (10) by ion injection; (5) the 5th processing for executing the fast-temperature processing; and (6) the 6th processing for the alloy processing.

Abstract translation: 该方法是通过多晶硅氧化层生长法形成反向T型栅电极。 该方法包括：（1）掺杂磷和砷的第一次处理，并在制造MOSFET时增加场和栅氧化层; （2）形成栅极图案的第二处理; （3）生长高温高压氧化层的第3次处理; （4）通过离子注入形成n区（8）或P区（10）的第4处理; （5）执行快速温度处理的第5个处理; 和（6）合金加工的第六次加工。