-
31.发明公开
公开(公告)号：KR1020110112177A
公开(公告)日：2011-10-12
申请号：KR1020100096495
申请日：2010-10-04
Applicant: 한국전자통신연구원
IPC: G01N33/68
Abstract: 본 발명은 거대자기저항 센서를 이용한 알츠하이머병의 진단방법 및 알츠하이머병 진단용 자기비드-다중단백질 복합체에 관한 것이다. 본 발명에 따른 거대자기저항 센서를 이용하여 알츠하이머병의 진단방법은 기존의 형광물질이나 유전자 분석 대신 거대자기저항 센서를 이용하여 간단한 방법으로 알츠하이머병을 쉽게 진단할 수 있고, 알츠하이머병 진단용 바이오 센서로 대량생산이 가능하므로, 알츠하이머병의 모니터링과 치료에 유용하게 사용할 수 있다.
-
公开(公告)号：KR100952468B1
公开(公告)日：2010-04-13
申请号：KR1020070131075
申请日：2007-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/82
CPC classification number: H01L43/12 , G01R33/09 , G01R33/1269 , H01L27/22
Abstract: 고밀도의 자기바이오센서로 사용할 수 있는 다양한 형태의 구조를 갖는 자기장 감지소자를 제조하는 방법을 개시한다. 개시된 본 발명은 자기 비드 감지용 박막을 이용한 자기저항소자를 포함하는 자기장 감지소자를 제조하는 방법으로서, 자기저항소자를 형성함에 있어서, 기판의 상면에 박막을 증착시키고, 박막을 식각하여 링 형상의 자기저항소자를 만든다.
-
公开(公告)号：KR1020090063625A
公开(公告)日：2009-06-18
申请号：KR1020070131069
申请日：2007-12-14
Applicant: 한국전자통신연구원
IPC: H01L29/82
CPC classification number: G01R33/1269
Abstract: A magnetic filed detection device is provided to detect a bio molecular material in a magnetic biosensor chip by limiting a stray filed in the device. A large magnetic resistance thin film is deposited on a substrate(1). A magnetic resistance device(20) with a circular ring structure is formed by performing an etching process. A metal thin film layer made of Au is deposited on the substrate and the magnetic resistance device. An electrode pad(24) is formed by a dry etching method or a lift up method using a negative light sensitive mask. An insulator thin film layer is deposited on the substrate, the magnetic resistance device, and the electrode pad. An insulator protective layer(28) is formed by removing the insulator thin film layer partially. A light sensitive magnetic bead thin film is deposited on the substrate, the electrode pad, and the insulator protective layer. A magnetic bead confining layer(32) is formed by removing the light sensitive magnetic bead thin film selectively.
Abstract translation: 提供磁场检测装置，通过限制装置中的杂散来检测磁性生物传感器芯片中的生物分子材料。 在基板（1）上沉积大的磁阻薄膜。 通过进行蚀刻处理形成具有圆环结构的磁阻装置（20）。 由Au构成的金属薄膜层沉积在基板和磁阻装置上。 通过干蚀刻法或使用负光敏掩模的提升方法形成电极焊盘（24）。 在衬底，磁阻元件和电极焊盘上沉积绝缘体薄膜层。 通过部分去除绝缘体薄膜层来形成绝缘体保护层（28）。 光敏磁珠薄膜沉积在基板，电极焊盘和绝缘体保护层上。 通过选择性地去除光敏磁珠薄膜，形成磁珠限制层（32）。
-
公开(公告)号：KR100853197B1
公开(公告)日：2008-08-20
申请号：KR1020070024691
申请日：2007-03-13
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/24 , H01L29/78681
Abstract: A method for fabricating p-type and n-type CIS(CuInSe2) thin films is provided to form a CIS thin film with a uniform structure and a small thickness by easily fabricating a CIS thin film having an n-type or p-type semiconductor characteristic without varying a band gap while making In2Se3 and Cu2Se3 differ from each other in a mole fraction. First alloy including In and Se and second alloy including Cu and Se are prepared in a thermal deposition apparatus including a tungsten boat(S10). A substrate is installed in the thermal deposition apparatus(S20). The substrate is heated to a first temperature and the temperature of the substrate is maintained at the first temperature(S30). The first alloy is evaporated to form a first thin film on the substrate maintained at the first temperature(S40). The substrate is heated to a second temperature and the temperature of the substrate is maintained at the second temperature(S50). The second alloy is evaporated to form a CIS thin film on the substrate maintained at the second temperature(S60). While the substrate is cooled, the first alloy can be evaporated(S70).
Abstract translation: 提供一种用于制造p型和n型CIS（CuInSe 2）薄膜的方法，通过容易地制造具有n型或p型半导体的CIS薄膜，形成均匀结构且厚度小的CIS薄膜 使In2Se3和Cu2Se3以摩尔分数彼此不同而不改变带隙的特性。 包括In和Se的第一合金和包括Cu和Se的第二合金在包括钨舟的热沉积设备中制备（S10）。 将基板安装在热沉积设备中（S20）。 将基板加热至第一温度，将基板的温度维持在第一温度（S30）。 蒸发第一合金以在保持在第一温度的基板上形成第一薄膜（S40）。 将基板加热至第二温度，并将基板的温度维持在第二温度（S50）。 蒸发第二合金以在保持在第二温度的基板上形成CIS薄膜（S60）。 当基板冷却时，可以蒸发第一合金（S70）。
-
公开(公告)号：KR100809440B1
公开(公告)日：2008-03-05
申请号：KR1020070023589
申请日：2007-03-09
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/78681 , H01L29/24
Abstract: A thin film transistor having n-type and p-type CIS(CuInSe2) thin films and a method for manufacturing the same are provided to change a current flow between a source and a drain by electrically controlling a gate voltage. A gate electrode(110a) is formed on a partial region of a substrate(100). A dielectric(120) covers the substrate and the gate electrode. Plural CIS layers are formed on the dielectric to cover the region on which the gate electrode is formed. Source/drain regions(150a) are formed and divided, thereby including a trench for exposing parts of surfaces of the plural CIS layers. Each CIS layer has a conductive type of n-type and p-type. The CIS layer is a structure of which a p-type CIS layer is formed on an n-type CIS layer. Each CIS layer is formed by using In2Se3 and Cu2Se3. A passivation layer(160) covers the source/drain regions and the exposed CIS layer.
Abstract translation: 提供具有n型和p型CIS（CuInSe 2）薄膜的薄膜晶体管及其制造方法，以通过电控制栅极电压来改变源极和漏极之间的电流。 在基板（100）的部分区域上形成栅电极（110a）。 电介质（120）覆盖基板和栅电极。 多个CIS层形成在电介质上以覆盖形成栅电极的区域。 源极/漏极区域（150a）被形成和分割，从而包括用于暴露多个CIS层的表面的部分的沟槽。 每个CIS层具有导电类型的n型和p型。 CIS层是在n型CIS层上形成p型CIS层的结构。 每个CIS层通过使用In2Se3和Cu2Se3形成。 钝化层（160）覆盖源极/漏极区域和暴露的CIS层。
-
Patent Agency Ranking
公开(公告)号：KR1020050059363A
公开(公告)日：2005-06-20
申请号：KR1020030091013
申请日：2003-12-13
Applicant: 한국전자통신연구원
IPC: G11B11/24
CPC classification number: G11B7/124 , G11B7/1353 , G11B7/257 , G11B2220/2537
Abstract: 본 발명은 나비 넥타이형 안테나와 집광 회절격자를 이용하여 높은 집속효과와 회절한계(λ/2) 이하의 미세 초점을 구현할 수 있어 정보 용량의 대형화를 이룰 수 있는 새로운 구조의 광 정보 기록 헤드를 제공한다. 이를 통해, 정보 기록용량의 대형화를 만족시킬 수 있으며 광 정보 기록헤드의 소형화로 기록속도 향상을 이룰 수 있다.
-
公开(公告)号：KR100251533B1
公开(公告)日：2000-04-15
申请号：KR1019970064810
申请日：1997-11-29
Applicant: 한국전자통신연구원
IPC: H01L39/22
Abstract: PURPOSE: A method for forming a super conducting junction by using a cubic YBCO(YBa2Cu3Ox) thin film is provided to solve the problems due to the difference between grid constant and heat expansion factor by using a non-super conducting cubic YBCO layer as a barrier, thereby forming a tunnel type Josephson junction of good quality. CONSTITUTION: A template layer(12), a cubic YBCO film(13A) and an insulating layer(14) ar deposited on an oxide mono-crystalline substrate(11) and then selected areas of the template layer, cubic YBCO film and insulating layer are removed. Then, a structure in which the YBCO film is stacked on a first YBCO super conducting layer(13B) by performing heat treatment for changing a portion of the cubic YBCO film into a first YBCO super conducting layer of orthorhombic structure. Next, a second YBCO super conducting film(16) is deposited on the resultant structure so that two super conductive films are formed on both sides of one non-super conducting film, thereby forming a super conducting junction. Then, a protecting layer(17) is deposited on the second YBCO super conducting film and the insulating layer is exposed by sequentially removing selected areas of the protecting layer and the second YBCO super conducting layer. Finally, a contact is formed in the selected area, and metal electrodes(20B) connected to the first/second YBCO layers.
Abstract translation: 目的：提供一种通过使用立方YBCO（YBa2CuO3Ox）薄膜形成超导结的方法，以通过使用非超导三次YBCO层作为屏障来解决由于栅格常数与热膨胀系数之间的差异引起的问题 从而形成质量好的隧道式约瑟夫逊连接点。 构成：模板层（12），立方YBCO膜（13A）和沉积在氧化物单晶衬底（11）上的绝缘层（14），然后选择模板层的区域，立方YBCO膜和绝缘层 被删除。 然后，通过进行热处理将YBCO膜层叠在第一YBCO超导层（13B）上的结构，将一部分立方YBCO膜切换成正交结构的第一YBCO超导层。 接下来，在所得结构上沉积第二YBCO超导膜（16），使得在一个非超导膜两侧形成两个超导膜，从而形成超导导电结。 然后，在第二YBCO超导膜上沉积保护层（17），并且通过依次移除保护层和第二YBCO超导层的选定区域来暴露绝缘层。 最后，在所选择的区域中形成接触，并且连接到第一/第二YBCO层的金属电极（20B）。
-
公开(公告)号：KR100233841B1
公开(公告)日：1999-12-01
申请号：KR1019960055907
申请日：1996-11-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 고온 초전도 전계효과 소자 및 그 제조 방법에 관한 것으로, 펄스 레이저 증착 방법과 포토리소그라피 공정을 이용하여 쌍결정 기판상에 도우핑된 구리계 산화물 박막을 채널층으로, 구리계 산화물 박막을 소오스 및 드레인용 초전도 전극층으로, 티탄산 스트론튬 박막을 게이트 형성을 위한 절연층으로 사용하여 도우핑된 구리계 산화물 박막의 입계를 고온 초전도 전계효과 트랜지스터의 채널층에 형성시켜 이 층의 전하 밀도를 낮추고 임계 전류 변조율을 증진시킬 수 있는 고온 초전도 전계효과 소자 및 그 제조 방법이 개시된다.
-
公开(公告)号：KR100233838B1
公开(公告)日：1999-12-01
申请号：KR1019960054854
申请日：1996-11-18
Applicant: 한국전자통신연구원
Abstract: 본 발명은 펄스레이저를 이용한 YBa
2 CuO
7-X 고온 초전도 박막의 제조 방법에 관한 것으로 a-축 배향 YBa
2 CuO
7-X 초전도 박막을 LaSrGaO
4 (100) 단결정 기판위에 고속 반복율을 이용한 펄스계이저 증착 방법으로 개조하였다. 본 발명에서 a-축 배향 YBa
2 CuO
7-X 초전도 박막은 700℃ 와 800℃ 사이를 유지하는 기판 온도와 100mTorr에서 300mTorr 사이를 유지하는 산소 압력 조건에서 증착하였다. 특히 펄스레이저는 1J/㎠의 에너지 밀도를 타깃 표면에 조사하였고, 반복율은 10Hz에서 100Hz 사이의 고속 반복율을 유지하였다.-
公开(公告)号：KR100194621B1
公开(公告)日：1999-07-01
申请号：KR1019950053636
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H01L27/18
CPC classification number: H01L39/146 , Y10S505/922 , Y10S505/923
Abstract: 본 발명은 고온초전도 박막에 생성된 이중 입계를 이용한 고온초전도 전계효과 소자 및 그 제조방법에 관한 것으로서, 그 특징은 고온초전도 전계효과 소자의 제조방법에 있어서. 고온초전도 박막을 소정의 산소압력과 소정의 기판온도를 유지하여 기판 위에 고온초전도 소오스와 드레인을 소정의 두께로 초전도 소오스와 드레인을 형성시키는 제1과정과, 소정의 산소압력과 소정의 온도의 기판온도를 유지하여 산화물을 소정의 두께로 성장시켜 밑틀층을 형성하는 제2과정과, 상기 밑틀층을 식각하는 제3과정과, 고온초전도 박막을 소정의 산소압력과 소정의 기판온도를 유지하여 초전도 채널층을 소정의 두께로 형성시키는 제4과정과, 상기 초전도 채널을 소정의 두께로 형성시키는 제4과정과, 상기 초전도 채널층을 식각하는 제5과정과, 게이트 절연층을 소정의 산소압력과 소정의 기판온도에서 소정의 두께로 증착하는 제6과정과, 상기 게이트 절연층을 식각하는 제7과정 및 상기 초전도 소오스와 드레인 및 게이트에 금속 전극� �� 형성시킨 제8과정을 포함하는 데에 있으므로, 본 발명은 고온초전도 소오스와 드레인 사이의 전류가 이중입계 채널 위에 증착된 게이트 절연층을 통해 가해진 전압에 의해 제어할 수 있고, 더욱이 채널로 사용되는 이중입계도 단일 입계에 비해 두 배 이상의 전계효과를 가지며, 고가의 쌍결정 기판을 사용하지 않아도 되므로, 기능성 및 경제성이 증진된 초전도 전계효과 소자를 제작할 수 있다는 데에 그 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
98
records
(took 0.027 seconds)
