公开(公告)号：KR1020100067276A

公开(公告)日：2010-06-21

申请号：KR1020080125757

申请日：2008-12-11

Applicant: 한국전자통신연구원

Inventor： 강승열 ,  김기현 ,  김용해 ,  윤성민 ,  김철암

IPC: H05K3/46 ,  H05K1/03

CPC classification number: B05D7/04 ,  B05D3/065 ,  C23C18/1216 ,  C23C18/1233 ,  C23C18/14 ,  H05K1/0393 ,  H05K3/28 ,  H05K2201/0175

Abstract: PURPOSE: A flexible substrate and a manufacturing method thereof are provided to promptly heat a large amount of water by simply forming a barrier film on the flexible substrate. CONSTITUTION: In a flexible substrate and a manufacturing method thereof, a precursor is spread on a flexible substrate(100). The precursor comprises an inorganic polymer. The precursor is hardened. An oxide film is formed by oxidizing the surface of the hardened precursor. The precursor is photocured or hardened by heat.

Abstract translation: 目的：提供柔性基板及其制造方法，通过简单地在柔性基板上形成阻挡膜来迅速加热大量的水。 构成：在柔性基板及其制造方法中，将前体铺展在柔性基板（100）上。 前体包含无机聚合物。 前体硬化。 通过氧化硬化前体的表面形成氧化膜。 前体被光固化或通过加热硬化。

公开(公告)号：KR1020100037284A

公开(公告)日：2010-04-09

申请号：KR1020080096529

申请日：2008-10-01

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  유병곤 ,  정순원 ,  이승윤 ,  박영삼 ,  이준석

IPC: H01L27/115

CPC classification number: H01L45/1226 ,  H01L45/06 ,  H01L45/1206 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675 ,  G11C13/0004 ,  H01L21/31144 ,  H01L21/67069 ,  H01L45/143

Abstract: PURPOSE: A non-volatile programmable switch device using a phase-change memory device and a method for manufacturing the same are provided to reduce the power consumption of the switch device using heating due to the resistance of a phase-change material in order to perform a memory operation. CONSTITUTION: A first metal electrode layer(12) is formed on a substrate(10). A plurality of lead-in regions is electrically connected to the terminal of the first metal electrode layer on the substrate. A phase-change material layer(14) includes a channel region which is arranged between the lead-in regions and which is a self-heating type channel structure. An insulation layer is formed on the first metal electrode layer and the phase-change material layer. A via-hole is formed on the upper side of the first metal electrode layer. A second metal electrode layer(20) buries the via-hole.

Abstract translation: 目的：提供使用相变存储器件的非易失性可编程开关器件及其制造方法，以便由于相变材料的电阻而使用加热来切换开关器件的功耗以便执行 一个记忆操作。 构成：在基板（10）上形成第一金属电极层（12）。 多个导入区域电连接到基板上的第一金属电极层的端子。 相变材料层（14）包括布置在引入区域之间并且是自加热型沟道结构的沟道区域。 在第一金属电极层和相变材料层上形成绝缘层。 在第一金属电极层的上侧形成通孔。 第二金属电极层（20）埋设通孔。

公开(公告)号：KR1020090122095A

公开(公告)日：2009-11-26

申请号：KR1020080063418

申请日：2008-07-01

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  이승윤 ,  박영삼 ,  정순원 ,  유병곤

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A phase change memory and a manufacturing method thereof are provided to reduce power consumption of a memory device by minimizing the heat loss by the thermal conductivity of a metal electrode. CONSTITUTION: A phase change memory device includes a substrate(10), a first metal electrode layer(12), a phase change material layer(14), an insulation layer, a via hole, and a second metal electrode layer(20). A plurality of first metal electrode layers are formed on the substrate. The phase change material layer is formed between the first metal electrode layers on the substrate. The phase change material layer is comprised of a self heating channel structure. The insulation layer is formed on the first metal electrode layers and the phase change material layers. The via hole is formed on the first metal electrode layers. The second metal electrode layer fills the via hole.

Abstract translation: 目的：提供一种相变存储器及其制造方法，通过使金属电极的导热率的热损失最小化来降低存储器件的功耗。 一种相变存储器件，包括：衬底（10），第一金属电极层（12），相变材料层（14），绝缘层，通孔和第二金属电极层（20）。 在基板上形成多个第一金属电极层。 相变材料层形成在基板上的第一金属电极层之间。 相变材料层由自加热通道结构组成。 绝缘层形成在第一金属电极层和相变材料层上。 通孔形成在第一金属电极层上。 第二金属电极层填充通孔。

公开(公告)号：KR100912822B1

公开(公告)日：2009-08-18

申请号：KR1020070119623

申请日：2007-11-22

Applicant: 한국전자통신연구원

Inventor： 박영삼 ,  이승윤 ,  윤성민 ,  정순원 ,  유병곤

IPC: H01L27/115

Abstract: 본 발명의 고체 전해질 메모리 소자는 기판 상에 형성된 제1 전극층과, 제1 전극층 상에 은(Ag)-안티몬(Sb)-텔레륨(Te)-질소(N) 합금 또는 구리(Cu)--안티몬-텔레륨-질소 합금으로 구성된 고체 전해질층과, 고체 전해질층 상에 형성된 제2 전극층을 포함하여 이루어진다. 고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금은 은(Ag) 15-90 원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 가진다. 고체 전해질층을 구성하는 구리-안티몬-텔레륨-질소 합금은 구리 15-90 원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 가진다.

公开(公告)号：KR100879271B1

公开(公告)日：2009-01-19

申请号：KR1020070103605

申请日：2007-10-15

Applicant: 한국전자통신연구원

Inventor： 김기현 ,  윤성민 ,  김철암 ,  서경수

IPC: C08L33/12 ,  G03F7/004

CPC classification number: C08L33/12 ,  G03F7/016 ,  H01B3/447

Abstract: An organic insulation layer is provided to ensure low permittivity, excellent thermal stability and low water absorption rate, and to minimize the influence on the other film. An organic insulation layer comprises a polymer composition indicated as the chemical formula 1. In the chemical formula 1, n and m are a positive integer lager than 1; R1 is any one atomic groups indicated as the chemical formula 2; and R2 is an atomic group indicated as the chemical formula 3.

Abstract translation: 提供有机绝缘层以确保低介电常数，优异的热稳定性和低吸水率，并且最小化对另一膜的影响。 有机绝缘层包含表示为化学式1的聚合物组合物。在化学式1中，n和m是比1大的正整数; R1是以化学式2表示的任何一个原子团; R2为化学式3表示的原子团。

公开(公告)号：KR1020080081656A

公开(公告)日：2008-09-10

申请号：KR1020070021966

申请日：2007-03-06

Applicant: 한국전자통신연구원 ,  충북대학교 산학협력단

Inventor： 유병곤 ,  양병도 ,  이승윤 ,  박영삼 ,  윤성민 ,  이남열

IPC: G11C13/02

CPC classification number: G11C13/0069 ,  G11C7/1051 ,  G11C7/1078 ,  G11C13/0004 ,  G11C13/004 ,  G11C2207/2227

Abstract: An apparatus and a method for writing power reduction in a phase change memory by selective data writing are provided to reduce write power by removing power consumption in writing data in the phase change memory. An input part receives data to be written in a phase change memory(404). A read part(402) reads data stored in the phase change memory to be written with the inputted data. A comparison part(401) compares the inputted data with the stored data. A write part(403) stores a part of the inputted data different from the stored data into the cell position of the phase change memory when the inputted data is not equal to the stored data.

Abstract translation: 提供一种通过选择性数据写入在相变存储器中写入功率降低的装置和方法，以通过消除在相变存储器中写入数据的功耗来降低写入功率。 输入部分接收要写入相变存储器的数据（404）。 读取部分（402）读取存储在相变存储器中的数据，以写入输入的数据。 比较部分（401）将输入的数据与存储的数据进行比较。 当输入的数据不等于存储的数据时，写入部分（403）将与存储的数据不同的输入数据的一部分存储到相变存储器的单元位置。

公开(公告)号：KR100857466B1

公开(公告)日：2008-09-08

申请号：KR1020070047526

申请日：2007-05-16

Applicant: 한국전자통신연구원 ,  연세대학교 산학협력단

Inventor： 유병곤 ,  윤성민 ,  최세영 ,  박태진

IPC: H01L27/115

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/14 ,  H01L45/1625 ,  H01L45/1666 ,  G11C13/0004

Abstract: A phase change non-volatile memory device using a Sb-Zn alloy and a method for preparing the same are provided to control speed and power consumption by adjusting a composition ratio of Zn. A phase change non-volatile memory device includes a stack of memory elements. The stack of memory elements includes a substrate(10) and a phase change material layer(22) formed on an upper surface of the substrate. The phase change material layer includes a Sb-Zn alloy expressed as a chemical formula of ZnxSb100-x where x has a range of 5 to 35. The phase change material layer has an amorphous state at a room temperature. The phase change temperature of the phase change layer to a crystalline state is 180 to 220 degrees centigrade. The phase change temperature of the phase change layer to the amorphous state is 500 to 540 degrees centigrade.

Abstract translation: 提供使用Sb-Zn合金的相变非易失性存储器件及其制备方法，通过调整Zn的组成比来控制速度和功耗。 相变非易失性存储器件包括一堆存储元件。 存储元件的堆叠包括形成在衬底的上表面上的衬底（10）和相变材料层（22）。 相变材料层包括表示为Zn x Sb b-x x的化学式的Sb-Zn合金，其中x具有5至35的范围。相变材料层在室温下具有无定形状态。 相变层的结晶状态的相变温度为180〜220℃。 相变层相对于非晶态的相变温度为500〜540℃。

公开(公告)号：KR100842274B1

公开(公告)日：2008-06-30

申请号：KR1020060123401

申请日：2006-12-06

Applicant: 한국전자통신연구원

Inventor： 박영삼 ,  이승윤 ,  윤성민 ,  이남열 ,  유병곤

IPC: H01L21/8247 ,  H01L27/115

Abstract: 리셋 전류의 크기를 줄일 수 있는 상변화 메모리 소자 및 그 제조방법을 개시한다. 본 발명에 따른 상변화 메모리 소자는 반도체 기판 위의 하부전극; 상기 하부전극 위의 제1 절연 패턴; 상기 제1 절연 패턴 위에서 상기 하부전극 위까지 연장되어 있되, 일측면이 상기 제1 절연 패턴 위에 놓여있는 발열전극; 상기 발열전극층 위에서 상기 발열전극과 동일한 패턴을 형성하고 있는 제2 절연 패턴; 상기 제2 절연 패턴 위에서 상기 제1 절연 패턴 위까지 연장되어 있되, 일부가 상기 제1 절연 패턴 위의 상기 발열전극의 일측면과 접하는 상변화층 패턴; 상기 상변화층 패턴과 전기적으로 연결된 콘택; 및 상기 콘택에 의하여 상기 상변화층 패턴과 전기적으로 연결되는 상부전극을 포함한다. 본 발명의 상변화 메모리 소자는 하부전극 위에 제1 절연패턴를 도입하여 발열전극이 측면을 통하여 상변화층 패턴과 접촉하도록 함으로써 발열전극과 상변화층 패턴의 접촉면적을 감소시켜 리셋전류를 감소시킬 수 있다. 한편, 발열전극의 일부는 절연패턴 위에서 측면을 통하여 상변화층 패턴과 접촉하고 발열전극의 다른 일부는 하부전극과 접촉하므로, 발열전극을 하부전극에 접속시키기 위한 별도의 콘택이 요구되지 않는다.
상변화 메모리 소자, 리셋전류, 절연 패턴, 발열전극, 상변화층 패턴

公开(公告)号：KR1020070061053A

公开(公告)日：2007-06-13

申请号：KR1020060038331

申请日：2006-04-27

Applicant: 한국전자통신연구원

Inventor： 이승윤 ,  류상욱 ,  윤성민 ,  박영삼 ,  최규정 ,  이남열 ,  유병곤

IPC: H01L27/10 ,  H01L27/105 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/0635 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/008 ,  G11C2213/79 ,  H01L21/8249 ,  H01L27/2445 ,  H01L45/06 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  Y10S438/947

Abstract: An embedded phase-change memory and its fabricating method are provided to realize a multifunctional SOC(System-On-Chip) by using a bipolar transistor as a cell transistor. A bipolar transistor, a phase-change memory device, and a MOS transistor are disposed adjacently from each other on a substrate(100). The bipolar transistor, the phase-change memory device, and the MOS transistor are electrically connected to each other. The bipolar transistor includes a base(130) which is formed with SiGe which is disposed on a collector(104). The thickness of the base is 50 to 200 nm. The phase change memory device includes a phase change material layer and a heating layer. An amorphous state and a crystalline state of the phase change material layer are transformed reversibly by current. The heating layer comes in contact with a lower part of the phase change material layer.

Abstract translation: 提供嵌入式相变存储器及其制造方法，通过使用双极晶体管作为单元晶体管来实现多功能SOC（片上系统）。 双极晶体管，相变存储器件和MOS晶体管彼此相邻地设置在衬底（100）上。 双极晶体管，相变存储器件和MOS晶体管彼此电连接。 双极晶体管包括由SiGe形成的基极（130），SiGe设置在集电极（104）上。 碱的厚度为50〜200nm。 相变存储器件包括相变材料层和加热层。 相变材料层的非晶状态和结晶状态通过电流可逆地变换。 加热层与相变材料层的下部接触。

公开(公告)号：KR100696195B1

公开(公告)日：2007-03-20

申请号：KR1020050085167

申请日：2005-09-13

Applicant: 한국전자통신연구원

Inventor： 김기현 ,  윤성민 ,  유인규 ,  강승열 ,  안성덕 ,  백규하 ,  서경수

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L51/052 ,  H01L51/0055 ,  H01L51/0545

Abstract: 본 발명은 저온 경화형 고분자 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터에 관한 것이다. 본 발명에 따른 게이트 절연막은 아크릴레이트계 화합물, 안하이드라이드계 화합물 및 에폭시계 화합물로부터 저온에서 형성될 수 있으며, 저온 형성이 가능하기 때문에 선공정막에 미치는 영향이 최소화될 수 있고, 이렇게 형성된 게이트 절연막은 내화학성, 고내열성 및 우수한 표면 특성을 갖는다.
또한, 본 발명에 따른 게이트 절연막을 유기 활성막, 게이트 전극 및 소스-드레인 전극을 구비하는 유기 박막 트랜지스터에서 게이트 전극 상부에 형성시킴으로써 우수한 전기적 특성을 갖게 한다.
게이트 절연막, 저온 경화, 유기 박막 트랜지스터