公开(公告)号：KR1019990047328A

公开(公告)日：1999-07-05

申请号：KR1019970065685

申请日：1997-12-03

Applicant: 한국전자통신연구원

Inventor： 이행우 ,  김경수 ,  차진종

IPC: G06F7/52

Abstract: 본 발명은 1-클럭 제산기의 구조 및 제산 방법에 관한 것이다.
종래의 제산기를 이용하여 N 비트/N 비트 제산을 수행할 경우 N 개의 클럭이 사용되어 많은 연산 시간이 소요되는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 본 발명에서는 3개의 감산기와 1개의 제어기 및 다중화기로 이루어진 각 단이 N/2R개 직렬로 연결되어 있는 제산기를 구현하여 1-클럭 내에 각 단이 상위 비트부터 차례로 2비트의 몫을 출력하고 마지막 단에서 나머지를 출력하므로써 종래의 제산기를 사용할 때보다 연산 속도를 N배 향상시킬 수 있는 1-클럭 제산기의 구조 및 제산 방법이 제시된다.

公开(公告)号：KR100204574B1

公开(公告)日：1999-06-15

申请号：KR1019960065732

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 강인 ,  차진종 ,  김경수 ,  장시중 ,  이문호

IPC: G06F5/00

公开(公告)号：KR1019980045002A

公开(公告)日：1998-09-15

申请号：KR1019960063159

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 김성민 ,  조남익 ,  유하영 ,  차진종 ,  김경수

IPC: H04N19/42

Abstract: 본 발명은 MPEG4 시스템에서 영상의 형식을 변환하기 위하여 사용하는 디지털 필터링 장치에 관한 것으로, 종래의 데시메이션 필터와는 달리 두 개의 쉬프트로 표현되는 필터를 제시함으로써 향상된 성능을 지니면서 적은 수의 자원으로 구현이 가능하여 VLSI 설계에 응용할 경우 비용절감의 효과를 얻을 수 있는 영상 형식 변환 필터링 장치에 관한 것이다.

公开(公告)号：KR1019970011795B1

公开(公告)日：1997-07-16

申请号：KR1019940030897

申请日：1994-11-23

Applicant: 한국전자통신연구원

Inventor： 현진일 ,  차진종 ,  강인

IPC: H04L23/02

Abstract: A hadamard transformer using the adding/subtraction device whereby the structure of the hadamard transformer make to be simply, the area of the chip and the consume power is decreased, and the converting time is short.

Abstract translation: 使用加减法装置的hadamard变压器，由此使得哈瓦那变压器的结构简单，芯片面积和消耗功率降低，转换时间短。

公开(公告)号：KR1019960009542B1

公开(公告)日：1996-07-20

申请号：KR1019930028478

申请日：1993-12-18

Applicant: 한국전자통신연구원

Inventor： 박세현 ,  전인산 ,  차진종

IPC: H04L25/49

Abstract: a control signal generator for generating control signals(wen,c0,c1,c2,c3) for controlling selective reading of the data block stored in a memory; a count signal generator for generating count signals(ad.0-ad.8) in a predetermined bit; a decoder for decoding the count signals to generate m-bit addresses to/from which data is inputted/outputted; and an address selector for combining the m-bit addresses by 8-bit unit and selectively outputting the bits included in each unit.

Abstract translation: 用于产生用于控制存储在存储器中的数据块的选择性读取的控制信号（wen，c0，c1，c2，c3）的控制信号发生器; 用于产生预定位中的计数信号（ad.0-ad.8）的计数信号发生器; 解码器，用于对计数信号进行解码以产生/从该数据输入/输出的m位地址; 以及地址选择器，用于将m比特地址组合8比特单元，并选择性地输出每个单元中包括的比特。

公开(公告)号：KR1019950022261A

公开(公告)日：1995-07-28

申请号：KR1019930028478

申请日：1993-12-18

Applicant: 한국전자통신연구원

Inventor： 박세현 ,  전인산 ,  차진종

IPC: H04L25/49

Abstract: 본 발명은, CDMA방식등 이동통신과 데시메이션 필터등의 채널이나 데이타 형태가 다중정보율로 진행되는 경우, 데이타 정보율을 복호하고 결정하는 비터비 복호기나 필터 연산장치의 입력단을 기존의 상용칩(예로 Qualcomm사의 비터비 복호기)에서 복잡하게 다수의 메모리로 구현한 것을 간소화하여 칩의 효율성을 높이는데 목적이 있는 것으로, 입력램 번지 카운터, 번지디코더, 멀티프렉스를 이용하여 각각의 데이타 정보율에 필요한 번지를 발생하는 입력번지 발생기를 구성하여 입력램을 제어해서, 보조메모리 없이 효율적인 연산을 수행할 수 있는 비터비 연상장치의 입력단을 설계하였다. 본 발명에서는 단일메모리로 다중율 입력데이타를 처리하므로, 기존의 비터비 복호기(예, CDMA 방식의 Qualcomm사 비터비 복호기)에서 제시한 적산후의 보조메모리(CDMA 방식인 경우 정보율이 4종류이므로 최소한 252바이트 램)를 제거할 수 있으므로, 멀티플렉스로 인한 약간의 면적증가를 고려하더라도, 입력단의 칩면적을 약 4/7로 줄일 수 있으며, 이 방법으로 설계한 칩을 휴대전화기에 사용할 경우 칩의 소비전력의 개선으로 효율적인 전력사용을 할 수 있는 등 여러가지 발명효과를 기대할 수 있다.

公开(公告)号：KR100974313B1

公开(公告)日：2010-08-10

申请号：KR1020080028073

申请日：2008-03-26

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 김창선 ,  차진종 ,  권오경

IPC: H02J7/04

Abstract: 본 발명의 배터리 충전기는 제 1 충전 모드 구간 동안 스위칭 충전기로서 동작하는 제 1 충전기, 그리고 제 2 충전 모드 구간 동안 리니어 충전기로서 동작하는 제 2 충전기를 포함하며, 상기 제 1 충전기와 상기 제 2 충전기는 피드백 루프의 적어도 일부를 공유한다.
배터리 충전기, 스위칭 충전기, 리니어 충전기

公开(公告)号：KR100937595B1

公开(公告)日：2010-01-20

申请号：KR1020070120899

申请日：2007-11-26

Applicant: 한국전자통신연구원

Inventor： 김창선 ,  윤병진 ,  장영범 ,  홍대기 ,  한규훈 ,  허은성 ,  차진종

IPC: H04B1/10 ,  H04L27/26

Abstract: 본 발명에 따른 다중대역을 사용하는 통신 시스템의 자동 이득 제어 방법은, 수신 심볼들에 대한 신호 전력을 검출하는 단계; 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 개략 이득을 조정하는 제 1 자동 이득 제어 동작을 수행하는 단계; 그리고 상기 수신 심볼들이 전송되는 다중 대역들 각각에 대한 미세 이득을 조정하는 제 2 자동 이득 제어 동작을 수행하는 단계를 포함한다.
상술한 자동 이득의 조정에 따르면, 짧은 프리앰블을 갖는 초광대역(UWB) 무선 통신 특히, 다중대역 직교 주파수 분할 다중화 시스템의 수신기에서 미세 심볼 타이밍 동기, 주파수 옵셋 추정과 같은 동작들을 위한 시간을 확보할 수 있다.

公开(公告)号：KR100927647B1

公开(公告)日：2009-11-20

申请号：KR1020070089939

申请日：2007-09-05

Applicant: 한국전자통신연구원 ,  창원대학교 산학협력단

Inventor： 김창선 ,  차진종 ,  최성훈 ,  김영희 ,  하판봉 ,  우엄찬 ,  김종희

IPC: G05F3/24

Abstract: 본 발명의 밴드갭 기준전압 발생기의 스타트 업 회로는, 충/방전 노드로 일정 레벨의 전류를 제공하고 상기 제공되는 전류 중에서 전원전압의 레벨에 대응하는 전류를 방전하는 충/방전부, 그리고 상기 충/방전 노드의 전압을 근거로 하여 바이어스 전압을 발생하는 바이어스 출력부를 포함하며, 상기 충/방전 노드로 제공되는 전류는 상기 전원전압에 영향을 받지 않는다. 따라서, 본 발명의 스타트 업 회로를 구비한 밴드 갭 기준전압 발생기는 스타트 업 동작시 전원전압에 영향을 받지 않고 안정된 레벨의 기준전압을 발생할 수 있게 된다.
밴드갭, 기준전류, 기준전압, 스타트 업, 파워 업

Abstract translation: 提供启动电路和包括该启动电路的带隙参考电压发生器以防止由于不必要的启动操作引起的参考电压和功耗的增加，并且通过控制偏置电压来稳定整个系统的参考电压 的参考电压发生器达到一个稳定的水平。 启动电路（100）包括充电/放电单元（110）和偏压输出单元（150）。 充电/放电单元向充电/放电节点供应恒定电平的电流，并且在供应的电流中放电与电源电压的电平对应的电流。 偏置输出单元基于充电/放电节点的电压生成偏置电压。 提供给充电/放电节点的电流不受电源电压的影响。

公开(公告)号：KR100898523B1

公开(公告)日：2009-05-20

申请号：KR1020070115970

申请日：2007-11-14

Applicant: 한국전자통신연구원

Inventor： 김창선 ,  차진종 ,  장영범 ,  홍대기 ,  김도한 ,  김비철 ,  박진수

IPC: H04L27/26 ,  H04L27/38

Abstract: 본 발명에 따른 다중대역 직교 주파수 분할 다중화 시스템의 신호 수신 방법은, (a) 수신 심볼들에 대한 신호 전력을 검출하는 단계; (b) 상기 신호 전력의 검출에 응답하여 상기 수신 심볼들에 대한 자동 이득 제어를 수행하는 단계; 및 (c) 상기 자동 이득 제어를 통해서 조정되는 이득이 수렴되기 이전에 상기 수신 심볼들에 포함되는 직류 옵셋을 추정(Estimation)하는 단계를 포함한다.
상술한 직류 옵셋의 추정 및 보상 방법에 따르면, 짧은 프리앰블을 갖는 초광대역(UWB) 무선 통신 특히, 다중대역 직교 주파수 분할 다중화 시스템의 수신기에서 미세 심볼 타이밍 동기, 주파수 옵셋 추정과 같은 동작들을 위한 시간을 확보할 수 있다.

Abstract translation: 根据本发明的多频带正交频分复用系统的信号接收方法，（a）检测所接收的符号的信号功率; （b）响应于检测到信号功率，对接收的符号执行自动增益控制; 并且（c）在通过自动增益控制调整的增益被收敛之前，估计包括在接收符号中的DC偏移。