公开(公告)号：KR1020000021320A

公开(公告)日：2000-04-25

申请号：KR1019980040336

申请日：1998-09-28

Applicant: 한민구

Inventor： 한민구 ,  박철민 ,  유준석 ,  전재홍

IPC: H01L21/335

Abstract: PURPOSE: A method for manufacturing an active layer of a thin film transistor and a structure thereof are to improve an electrical characteristic of the thin film transistor. CONSTITUTION: A method for manufacturing an active layer of a thin film transistor comprises the steps of: forming an amorphous silicon film(202) on a substrate(200); irradiating locally a light having an energy enough to change an amorphous silicon into a polycrystalline silicon on the amorphous silicon film; and forming a plurality of polycrystalline silicon regions(210) on the amorphous silicon film at fixed space. The polycrystalline silicon regions have a various shape. The amorphous silicon film and the polycrystalline silicon region are regularly formed to each other at a fixed space and have a mesh form and a honeycomb form.

Abstract translation: 目的：制造薄膜晶体管的有源层的方法及其结构是改善薄膜晶体管的电特性。 构成：制造薄膜晶体管有源层的方法包括以下步骤：在衬底（200）上形成非晶硅膜（202）; 局部照射具有足够能量的光以将非晶硅变成非晶硅膜上的多晶硅; 以及在所述非晶硅膜上以固定空间形成多个多晶硅区域（210）。 多晶硅区域具有各种形状。 非晶硅膜和多晶硅区域以固定的空间相互规则地形成，并且具有网状和蜂窝状。

公开(公告)号：KR100222436B1

公开(公告)日：1999-10-01

申请号：KR1019960036116

申请日：1996-08-28

Applicant: 한민구 ,  임무섭 ,  박철민 ,  최연익

Inventor： 한민구 ,  최연익 ,  임무섭 ,  박철민

IPC: H01J1/30

Abstract: 내부에 자체 진공을 보유하는 필드 에미션 증폭소자 및 그 제조방법이 개시된다. 개시된 필드 에미션 증폭소자는, 기판에 차례로 적층된 제1,2절연막을 통하여 상부에 수평으로 형성된 대체로 원뿔형의 캐소드와; 상기 캐소드와 이격되어 수평적으로 대향하는 애노드와; 상기 캐소드와 애노드를 이루는 도전막위에 차례로 적층된 제3,4절연막을 통하여 상부에 형성되고 상기 제1절연막의 일부에 밀착 형성되어 상기 캐소드와 애노드의 이격된 내부 공간을 진공상태로 유지시킴과 함께 상기 공간내부에 팁들을 형성하여 콘트롤 그리드로서 기능하는 게이트를 구비함을 특징으로 한다.

公开(公告)号：KR1019980035437A

公开(公告)日：1998-08-05

申请号：KR1019960053781

申请日：1996-11-13

Applicant: 한민구 ,  전재홍 ,  유준석 ,  박철민 ,  최홍석

Inventor： 한민구 ,  유준석 ,  박철민 ,  전재홍 ,  최홍석

IPC: H01L29/786

Abstract: 박막 트랜지스터의 제조방법이 개시된다. 개시된 방법은 트랜지스터의 게이트위에 산화막 또는 질화막 등과 같은 버퍼막을 도포한 후 패터닝 및 이온주입을 행하여 제조함을 특징으로 한다.

公开(公告)号：KR1019970024282A

公开(公告)日：1997-05-30

申请号：KR1019950036347

申请日：1995-10-20

Applicant: 한민구

Inventor： 한민구 ,  최연익 ,  김성동 ,  김재형

IPC: H01L29/72

Abstract: 1 청구범위에 기재된 발명이 속하는 기술 분야; 본 발명은 바이폴라 모드 전계 효과 트랜지스터에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제; 본 발명은 정상 오프 특성을 가지고 순방향 차단능력이 우수하며 높은 전류 이득 및 우수한 스위칭 특성을 갖는 수평형 바이폴라 모드 전계 효과 트랜지스터를 제공한다.
3. 발명의 해결방법의 요지; 본 발명은 수평형 바이폴라 모드 전계 효과 트랜지스터에 있어서, 제1 도전형의 반도체기판과, 절연층과, 제2도전형의 반도체에피층과, 절연막과, 상기 제2도전형의 제1확산영역과, 상기 제1도전형의 제2확산영역과, 상기 제2도전형의 제3확산영역과, 트렌치와, 상기 트렌치 내부에 전극 물질을 채워 형성한 소오스전극과, 상기 제2확산영역의 상부 표면의 개방된 부분에 전극 물질로서 형성된 게이트전극과, 상기 제3확산영역의 상부 표면의 개방된 부분에 전극 물질로서 형성된 드레인전극을 포함한다.
4. 발명의 중요한 용도; 본 발명은 전력용 소자에 적합하게 사용된다.

公开(公告)号：KR1019950034620A

公开(公告)日：1995-12-28

申请号：KR1019940011291

申请日：1994-05-24

Applicant: 한민구 ,  이병훈 ,  최연익 ,  김두영

Inventor： 한민구 ,  이병훈 ,  최연익 ,  김두영

IPC: H01L21/328

Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것으로, 주입되는 소수캐리어에 따른 전압강하에 의해 래치업이 발생하는 문제점을 해결하기 위하여, 동작전류가 공급되는 전극에 접속된 반도체기판과 IGBT가 집접되어진 에피층 사이에 버피층을 가지며, 상기 버피층은 그 상부의 구조에 따라 주입되어질 정공들이 분산주입을 유도할 수 있도록 각각 저농도 및 고농도의 불순물농도를 갖도록 분할된 버피층으로 형성되도록 하여, 상기 분할버피층에 의해 래치업을 유발하는 정공들의 수는 감소되고 반대로 래치업을 유발하지 않는 영역들도 주입되는 정공들의 수는 상대적으로 증가되도록 하여, 래치업이 발생되는 임계치전류가 높아지는 절연게이트 바이폴라 트랜지스터를 제공한다.

公开(公告)号：KR1019950034619A

公开(公告)日：1995-12-28

申请号：KR1019940011290

申请日：1994-05-24

Applicant: 한민구 ,  이병훈 ,  최연익 ,  주식회사 한국전자홀딩스

Inventor： 한민구 ,  이병훈 ,  최연익 ,  이원오

IPC: H01L21/328

Abstract: 본 발명은 수평형 절연게이트 바이폴라 트랜지스터에 관한 것으로, SOI기판상에 집적되는 수평형 절연게이트 바이폴라 트랜지스터에 있어서, 주입된 정공들에 의한 래치업 발생을 억제하기 위하여, 주입된 정공들을 포획하는 캐소오드전극이 모오스 트랜지스터가 집적된 영역보다 근접되는 위치에 형성된 불순물영역에 접속되도록 형성함으로서, 상기 모오스 트랜지스터가 집적된 영역을 통과하는 정공들을 대폭 감소시킴으로써, 상기 정공들에 의한 정공전류에 기인된 전압강하를 감소시켜 래치업 발생 임계전류치를 대폭 높여줄 수 있는 수평형 절연게이트 바이폴라 트랜지스터가 제공된다.

公开(公告)号：KR100811998B1

公开(公告)日：2008-03-10

申请号：KR1020060121693

申请日：2006-12-04

Applicant: 삼성에스디아이 주식회사 ,  재단법인서울대학교산학협력재단 ,  한민구

Inventor： 한민구 ,  남우진 ,  박중현 ,  신희선

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78645

Abstract: A thin film transistor and a flat panel display including the same are provided to reduce effectively a leakage current by reducing kink current, horizontal electric field, and band bending. A semiconductor layer having a width and a length is formed on a substrate(10). The semiconductor layer includes a source region, a first channel region(20a), a first dopoing region(20c), a second channel region, and a drain region(20e). The first width of the first channel region is different from the second width of the second channel region. A gate insulating layer is formed on the semiconductor layer. A gate electrode is formed on the gate insulating layer. The gate electrode includes a first gate electrode(40a) formed at a position facing the first channel region and a second gate electrode(40b) formed at a position facing the second channel region.

Abstract translation: 提供薄膜晶体管和包括该薄膜晶体管的平板显示器，以通过减少扭结电流，水平电场和带弯曲来有效地减少泄漏电流。 在衬底（10）上形成具有宽度和长度的半导体层。 半导体层包括源极区，第一沟道区（20a），第一掺杂区（20c），第二沟道区和漏区（20e）。 第一沟道区的第一宽度与第二沟道区的第二宽度不同。 在半导体层上形成栅极绝缘层。 在栅极绝缘层上形成栅电极。 栅电极包括形成在面向第一沟道区的位置处的第一栅电极（40a）和形成在面向第二沟道区的位置的第二栅电极（40b）。

公开(公告)号：KR100811997B1

公开(公告)日：2008-03-10

申请号：KR1020060121697

申请日：2006-12-04

Applicant: 삼성에스디아이 주식회사 ,  재단법인서울대학교산학협력재단 ,  한민구

Inventor： 한민구 ,  송인혁 ,  박중현

IPC: H01L29/786

CPC classification number: H01L29/78621 ,  H01L27/1248 ,  H01L29/78606

Abstract: A thin film transistor, a method for manufacturing the same, and a flat panel display including the same are provided to form a lightly doped drain structure in a junction part between an active region and source/drain regions by using a sidewall effect. A semiconductor layer(13) includes an active region, source/drain regions, and a lightly doped region. A gate insulating layer(14) and a gate electrode(15) are overlapped on the active region. A first interlayer dielectric(16) is formed on the source/drain regions and the gate electrode. A second interlayer dielectric(17) is formed on the first interlayer dielectric and includes a contact hole for exposing a part of the source/drain regions. Source/drain electrodes(18,19) are connected through the contact hole to the source/drain regions. The amount of the first interlayer dielectric deposited on a sidewall of the gate insulating layer is larger than the amount of the first interlayer dielectric deposited on the source/drain regions.

Abstract translation: 提供薄膜晶体管，其制造方法和包括该薄膜晶体管的平板显示器，以通过使用侧壁效应在有源区域和源极/漏极区域之间的接合部分中形成轻掺杂的漏极结构。 半导体层（13）包括有源区，源极/漏极区和轻掺杂区。 栅极绝缘层（14）和栅电极（15）重叠在有源区上。 在源极/漏极区域和栅极电极上形成第一层间电介质（16）。 第二层间电介质（17）形成在第一层间电介质上，并且包括用于暴露一部分源/漏区的接触孔。 源/漏电极（18,19）通过接触孔连接到源极/漏极区域。 沉积在栅极绝缘层的侧壁上的第一层间电介质的量大于沉积在源极/漏极区上的第一层间电介质的量。

公开(公告)号：KR100326729B1

公开(公告)日：2002-10-25

申请号：KR1019980036242

申请日：1998-09-03

Applicant: 한민구

Inventor： 한민구 ,  박철민

IPC: G02F1/136 ,  G02F1/133 ,  G02F1/1343

Abstract: 본 발명은 박막 트랜지스터 액정 표시장치의 배선 방법에 관한 것이다. 본 발명에서는, 박막 트랜지스터를 구동시키는 게이트 라인과 데이터 라인을 형성함에 있어서, 상기 게이트 라인과 데이터 라인이 교차되는 영역에 층간절연막 및 유전율이 낮은 공기층을 형성시킨다. 그 결과 배선의 유전용량이 감소되고, 이에 따라 신호지연 문제가 보다 개선되는 효과가 있다.

公开(公告)号：KR1020020034464A

公开(公告)日：2002-05-09

申请号：KR1020000064780

申请日：2000-11-02

Applicant: 한민구 ,  이민철

Inventor： 한민구 ,  이민철

IPC: H01L21/336

Abstract: PURPOSE: A polycrystalline silicon thin-film-transistor(TFT) is provided to effectively control a leakage current and to improve reliability by including an air cavity in the edge of a gate oxide layer, and to form the air cavity while using an isotropic etch process and a process for forming an interlayer dielectric using an atmospheric pressure chemical vapor deposition(APCVD) process by eliminating the need to use an additional mask process. CONSTITUTION: A polycrystalline silicon thin film is formed on a glass substrate on which an oxide layer is deposited. A gate insulation layer has the air cavity formed in the edge of a silicon oxide layer formed on the polycrystalline silicon thin film. A gate, a source and a drain are formed by an ion implantation process.

Abstract translation: 目的：提供多晶硅薄膜晶体管（TFT），以有效地控制泄漏电流并通过在栅极氧化物层的边缘中包括空气腔来提高可靠性，并且在使用各向同性蚀刻时形成空气腔 工艺和使用大气压化学气相沉积（APCVD）工艺形成层间电介质的方法，通过消除使用额外的掩模工艺的需要。 构成：在其上沉积有氧化物层的玻璃基板上形成多晶硅薄膜。 栅绝缘层在形成于多晶硅薄膜上的氧化硅层的边缘形成有空气腔。 通过离子注入工艺形成栅极，源极和漏极。