中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

94 records (took 0.023 seconds)

    Method for the production of a bipolar transistor with auto-aligned emitter and extrinsic base, in particular a hetero-junction bipolar transistor
    31.
    发明专利
    Method for the production of a bipolar transistor with auto-aligned emitter and extrinsic base, in particular a hetero-junction bipolar transistor 未知

    公开(公告)号：FR2804247A1

    公开(公告)日：2001-07-27

    申请号：FR0000791

    申请日：2000-01-21

    Applicant: ST MICROELECTRONICS SA

    Inventor： MARTY MICHEL

    IPC: H01L21/331

    Abstract: A method for the production of a bipolar transistor with an auto-aligned emitter and extrinsic base comprises:- a) the formation on a layer (15) for the formation of the base of the transistor of a pile of a layers of SiGe alloy (16), silicon oxide (17) and silicon nitride (18); b) forming in this layer a false emitter (20); c) forming in the layer (15) for the formation of the base a region of extrinsic base (22) and siliconising this region of extrinsic base; d) covering the region of extrinsic base (22) and the false emitter (20) with a layer of silicon dioxide (24) that is mechanic-chemically polished up to the level of the false emitter (20); e) engraving the false emitter (20) to form a window (25); and f) forming in the window (25) and on the layer of silicon dioxide (24) an emitter of polysilicon (27).

    32.
    发明专利
    未知

    公开(公告)号：FR2799048A1

    公开(公告)日：2001-03-30

    申请号：FR9911895

    申请日：1999-09-23

    Applicant: ST MICROELECTRONICS SA

    Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  BAUDRY HELENE

    IPC: H01L29/73 ,  H01L21/205 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/331 ,  H01L29/737 ,  H01L21/00 ,  H01L21/22 ,  H01L29/732

    Abstract: Bipolar transistor fabrication includes a step of producing a base region (8) comprising an extrinsic base (800) and an intrinsic base, and a step of producing an emitter block having a narrower lower part located in an emitter-window above the intrinsic base. Production of the extrinsic base (800) involves dopant implantation after defining the emitter-window, on both sides at a determined distance from the lateral limits of the emitter-window, with self-alignment about the emitter-window, and before emitter block formation. An oxide block (13) is formed on an insulating layer located above the intrinsic base. The oxide block (13) has a narrower lower part (130) located in an etched hole of the insulating layer and whose dimensions correspond to those of the emitter-window, and an upper wider part (131) resting on the insulating layer. The lateral sides of the etched hole of the insulating layer are self-aligned with the lateral sides (FV) of the upper part of the oxide block. Ion implantation of the extrinsic base is formed on both sides of the upper part of the oxide block (13).

    CAPTEUR D'IMAGE ECLAIRE ET CONNECTE PAR SA FACE ARRIERE
    37.
    发明专利
    CAPTEUR D'IMAGE ECLAIRE ET CONNECTE PAR SA FACE ARRIERE 未知

    公开(公告)号：FR3030113A1

    公开(公告)日：2016-06-17

    申请号：FR1462456

    申请日：2014-12-15

    Applicant: STMICROELECTRONICS (CROLLES 2) SAS ,  ST MICROELECTRONICS SA

    Inventor： AHMED NAYERA ,  MARTY MICHEL

    IPC: H01L27/146

    Abstract: L'invention concerne un capteur d'image comprenant une couche semi conductrice (1) ; un empilement (3) de couches isolantes (51, 53, 55) reposant sur la face arrière (F1) de la couche semiconductrice ; une portion de couche conductrice (59) s'étendant sur une partie de la hauteur de l'empilement (3) et affleurant au niveau de la surface exposée de l'empilement ; des doigts conducteurs isolés latéralement (57) s'étendant à travers la couche semiconductrice (1) à partir de sa face avant (F2) et pénétrant dans ladite portion de couche (59) ; des murs conducteurs isolés latéralement (25) séparant des zones de pixel, ces murs s'étendant à travers la couche semiconductrice (1) à partir de sa face avant (F2) et étant moins hauts que les doigts (57) ; et une structure d'interconnexion (5) reposant sur la face avant (F2) de la couche semiconductrice (1) et comportant des vias (13) en contact avec les doigts (57).

    PROCEDE D'OPTIMISATION DU RENDEMENT QUANTIQUE D'UNE PHOTODIODE
    38.
    发明专利
    PROCEDE D'OPTIMISATION DU RENDEMENT QUANTIQUE D'UNE PHOTODIODE 未知

    公开(公告)号：FR3018954A1

    公开(公告)日：2015-09-25

    申请号：FR1452334

    申请日：2014-03-20

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA

    Inventor： FREY LAURENT ,  MARTY MICHEL

    IPC: H01L31/0232

    Abstract: L'invention concerne un procédé d'optimisation du rendement quantique d'une photodiode dont la partie active (29) est formée dans un substrat en silicium (1) et est recouverte d'un empilement de couches isolantes comprenant successivement au moins une première couche (9) d'oxyde de silicium d'épaisseur comprise entre 5 et 50 nm, une couche antireflet (11) d'épaisseur comprise entre 10 et 80 nm, et une deuxième couche (31) d'oxyde de silicium, le procédé d'optimisation comprenant les étapes suivantes : déterminer pour une longueur d'onde infrarouge des premières épaisseurs (el, e2, e3, e4 ... e8) de la deuxième couche (31) correspondant à des maxima d'absorption (M1, M2, M3, M4 ... M8) de la photodiode, et choisir, parmi les premières épaisseurs, une épaisseur désirée, eoxD, pour que la dispersion maximale de fabrication soit inférieure à la moitié de la pseudo-période séparant deux maxima successifs.

Patent Agency Ranking