公开(公告)号：EP3281218A1

公开(公告)日：2018-02-14

申请号：EP16726297.1

申请日：2016-05-23

Applicant: Siemens Aktiengesellschaft

Inventor： STEGMEIER, Stefan ,  BAUEREGGER, Hubert ,  SOMMER, Volkmar

IPC: H01L21/60 ,  H01L23/492 ,  H01L23/495 ,  H01L23/367

CPC classification number: H01L23/49 ,  C25D3/38 ,  C25D5/18 ,  C25D21/14 ,  H01L23/3733 ,  H01L23/3735 ,  H01L23/4922 ,  H01L23/49513 ,  H01L23/49537 ,  H01L23/49562 ,  H01L23/49568 ,  H01L23/49811 ,  H01L23/50 ,  H01L24/05 ,  H01L24/24 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/75 ,  H01L24/77 ,  H01L24/82 ,  H01L24/83 ,  H01L24/84 ,  H01L24/92 ,  H01L24/97 ,  H01L2224/04026 ,  H01L2224/04034 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/24105 ,  H01L2224/24227 ,  H01L2224/24245 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/3207 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/33181 ,  H01L2224/37005 ,  H01L2224/37111 ,  H01L2224/37124 ,  H01L2224/37139 ,  H01L2224/37144 ,  H01L2224/37147 ,  H01L2224/37155 ,  H01L2224/37166 ,  H01L2224/3719 ,  H01L2224/37211 ,  H01L2224/37224 ,  H01L2224/37239 ,  H01L2224/37244 ,  H01L2224/37247 ,  H01L2224/37255 ,  H01L2224/37266 ,  H01L2224/3729 ,  H01L2224/373 ,  H01L2224/37395 ,  H01L2224/376 ,  H01L2224/4007 ,  H01L2224/40227 ,  H01L2224/40499 ,  H01L2224/756 ,  H01L2224/75703 ,  H01L2224/776 ,  H01L2224/77703 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/83007 ,  H01L2224/831 ,  H01L2224/834 ,  H01L2224/83411 ,  H01L2224/83424 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83447 ,  H01L2224/83455 ,  H01L2224/83466 ,  H01L2224/8349 ,  H01L2224/83511 ,  H01L2224/83524 ,  H01L2224/83539 ,  H01L2224/83544 ,  H01L2224/83547 ,  H01L2224/83555 ,  H01L2224/83566 ,  H01L2224/8359 ,  H01L2224/836 ,  H01L2224/83695 ,  H01L2224/8385 ,  H01L2224/83907 ,  H01L2224/84007 ,  H01L2224/841 ,  H01L2224/8485 ,  H01L2224/8492 ,  H01L2224/84951 ,  H01L2224/9201 ,  H01L2224/9205 ,  H01L2224/9221 ,  H01L2224/97 ,  H01L2924/13055 ,  H01L2924/181 ,  H05K3/424 ,  H01L2924/00012 ,  H05K3/4661 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01028 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/0105 ,  H01L2224/83 ,  H01L2224/84 ,  H01L2224/82 ,  H01L2924/01014

Abstract: The invention relates to a method for electrically contacting a component (10) (for example a power component and/or a (semiconductor) component having at least one transistor, preferably an IGBT (insulated-gate bipolar transistor)) having at least one contact (40, 50), at least one open-pored contact piece (60, 70) is galvanically (electrochemically or free of external current) connected to at least one contact (40, 50). In this way, a component module is achieved. The contact (40, 50) is preferably a flat part or has a contact surface, the largest planar extent thereof being greater than an extension of the contact (40, 50) perpendicular to said contact surface. The temperature of the galvanic connection is at most 100 °C, preferably at most 60 °C, advantageously at most 20 °C and ideally at most 5 °C and/or deviates from the operating temperature of the component by at most 50 °C, preferably by at most 20 °C, in particular by at most 10 °C and ideally by at most 5 °C, preferably by at most 2 °C. The component (10) can be contacted by means of the contact piece (60, 70) with a further component, a current conductor and/or a substrate (90). Preferably, a component (10) having two contacts (40, 50) on opposite sides of the component (10) is used, wherein at least one open-pored contact piece (60, 70) is galvanically connected to each contact (40, 50).

公开(公告)号：EP2761979A4

公开(公告)日：2015-08-05

申请号：EP12837297

申请日：2012-09-25

Applicant: ALPHA METALS

Inventor： KOEP PAUL J ,  DE MONCHY MICHIEL A ,  TORMEY ELLEN S

IPC: H05K3/34

CPC classification number: H05K13/0465 ,  H01L24/11 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/16113 ,  H01L2224/1624 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2224/9201 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/2076 ,  H05K1/092 ,  H05K1/111 ,  H05K3/3421 ,  H05K3/3478 ,  H05K3/3484 ,  H05K2201/10689 ,  H05K2201/10969 ,  H05K2203/0405 ,  Y02P70/613

公开(公告)号：EP2047500A4

公开(公告)日：2009-08-26

申请号：EP07853503

申请日：2007-07-24

Applicant: IBM

Inventor： POGGE H BERNHARD ,  YU ROY R

IPC: H01L21/60 ,  H01L21/768 ,  H01L25/065

CPC classification number: H01L24/90 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/28 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05647 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/83194 ,  H01L2224/838 ,  H01L2224/9201 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01054 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/1306 ,  H01L2924/15787 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01049 ,  H01L2924/01031 ,  H01L2924/00 ,  H01L2224/05552

公开(公告)号：WO2014204771A1

公开(公告)日：2014-12-24

申请号：PCT/US2014/042064

申请日：2014-06-12

Applicant: INVENSAS CORPORATION

Inventor： HABA, Belgacem ,  WOYCHIK, Charles, G. ,  UZOH, Cyprian, Emeka ,  NEWMAN, Michael ,  CASKEY, Terrence

IPC: H01L21/60 ,  H01L23/485 ,  H01L21/98 ,  H01L25/065

CPC classification number: H01L24/13 ,  H01L21/563 ,  H01L23/564 ,  H01L24/02 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0347 ,  H01L2224/03912 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05557 ,  H01L2224/05568 ,  H01L2224/05571 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05664 ,  H01L2224/10145 ,  H01L2224/1146 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11903 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13157 ,  H01L2224/13164 ,  H01L2224/1319 ,  H01L2224/14517 ,  H01L2224/1601 ,  H01L2224/16057 ,  H01L2224/16058 ,  H01L2224/16104 ,  H01L2224/16105 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16503 ,  H01L2224/17505 ,  H01L2224/17517 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81001 ,  H01L2224/81007 ,  H01L2224/811 ,  H01L2224/81139 ,  H01L2224/8192 ,  H01L2224/83104 ,  H01L2224/9201 ,  H01L2224/9212 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H05K1/181 ,  H05K3/30 ,  Y10T29/4913 ,  H01L2924/00012 ,  H01L2924/01015 ,  H01L2924/01074 ,  H01L2224/05552

Abstract: Microelectronic assemblies and methods for making the same are disclosed herein. In one embodiment, a method of forming a microelectronic assembly comprises: assembling first and second components (102, 128) to have first major surfaces (104, 130) of the first and second components (102, 128) facing one another and spaced apart from one another by a predetermined spacing, the first component (102) having first and second oppositely-facing major surfaces (104, 106), a first thickness extending in a first direction between the first and second major surfaces (104, 106), and a plurality of first metal connection elements (112) at the first major surface (104), the second component (128) having a plurality of second metal connection elements (132) at the first major surface (130) of the second component (128); and then plating (electroplating or electroless plating) a plurality of metal connector regions (146) each connecting and extending continuously between a respective first connection element (112) and a corresponding second connection element (132) opposite the respective first connection element (112) in the first direction. The first and second metal connection elements (112, 132) may comprise metal vias (116, 134) in the components (102, 128) or metal pads (118) at the surface of the components (102, 128), the metal vias (116, 134) or the metal pads (118) being covered by plated metal regions (114). A first seed layer (126) may be formed overlying the major surface of the first component (102) before the plating process, wherein uncovered portions of the first seed layer (126) are removed after plating the metal connector regions (146). Similarly, a second seed layer (144) may be formed overlying the major surface of the second component (128). A plurality of barrier regions (152) may overlie the sidewalls of at least one of the metal connector regions (146), the first plated metal regions (114) or the second plated metal regions. At least some corresponding first and second metal connection elements (112, 132) may optionally not share a common axis. At least some first and second surfaces (113, 131) of the first metal connection elements (112) and the respective second metal connection elements (132) connected thereto may optionally not be parallel to a common plane.

Abstract translation: 本文公开了微电子组件及其制造方法。 在一个实施例中，形成微电子组件的方法包括：组装第一和第二部件（102,128）以使第一和第二部件（102,128）彼此面对并间隔开的第一主表面（104,130） 第一部件（102）具有第一和第二相对的主表面（104,106），在第一和第二主表面（104,106）之间沿第一方向延伸的第一厚度， 以及在所述第一主表面（104）处的多个第一金属连接元件（112），所述第二部件（128）在所述第二部件的所述第一主表面（130）处具有多个第二金属连接元件（132） 128）; 然后电镀（电镀或化学镀）多个金属连接器区域（146），每个金属连接器区域在相应的第一连接元件（112）和与相应的第一连接元件（112）相对的对应的第二连接元件（132）之间连续延伸并延伸， 在第一个方向。 第一和第二金属连接元件（112,132）可以包括组件（102,128）中的金属通孔（116,134）或元件（102,128）的表面处的金属焊盘（118），金属通孔 （116,134）或金属焊盘（118）被电镀金属区域（114）覆盖。 可以在电镀工艺之前，在第一部件（102）的主表面上形成第一种子层（126），其中在镀覆金属连接器区域（146）之后，去除第一籽晶层（126）的未覆盖部分。 类似地，可以形成第二种子层（144），覆盖第二部件（128）的主表面。 多个阻挡区域（152）可以覆盖金属连接器区域（146），第一电镀金属区域（114）或第二电镀金属区域中的至少一个的侧壁。 至少一些对应的第一和第二金属连接元件（112,132）可以可选地不共享公共轴线。 第一金属连接元件（112）和连接到其上的相应的第二金属连接元件（132）的至少一些第一和第二表面（113,131）可以可选地不平行于公共平面。

公开(公告)号：WO2013049061A1

公开(公告)日：2013-04-04

申请号：PCT/US2012/057116

申请日：2012-09-25

Applicant: FRY'S METALS, INC.

Inventor： KOEP, Paul, J. ,  MICHIEL, De Monchy, A ,  TORMEY, Ellen, S.

IPC: H05K3/34

CPC classification number: H05K13/0465 ,  H01L24/11 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/16113 ,  H01L2224/1624 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2224/9201 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/2076 ,  H05K1/092 ,  H05K1/111 ,  H05K3/3421 ,  H05K3/3478 ,  H05K3/3484 ,  H05K2201/10689 ,  H05K2201/10969 ,  H05K2203/0405 ,  Y02P70/613

Abstract: In accordance with one or more aspects, a method of reducing void formation in a solder joint may comprise applying a solder paste deposit to a substrate, placing a solder preform in the solder paste deposit, disposing a device on the solder preform and the solder paste deposit, and processing the solder paste deposit and the solder preform to form the solder joint between the device and the substrate. In some aspects, the substrate is a printed circuit board and the device is an integrated circuit package.

Abstract translation: 根据一个或多个方面，减少焊接接头中的空隙形成的方法可以包括将焊膏沉积物施加到基板上，将焊料预制件放置在焊膏沉积物中，在焊料预制件上设置装置和焊膏 沉积和处理焊膏沉积物和焊料预制件以形成器件和衬底之间的焊接接头。 在一些方面，衬底是印刷电路板，并且该器件是集成电路封装。

公开(公告)号：WO2006103918A1

公开(公告)日：2006-10-05

申请号：PCT/JP2006/305004

申请日：2006-03-14

Applicant: 松下電器産業株式会社 ,  中谷誠一 ,  北江孝史 ,  山下嘉久 ,  一柳貴志 ,  辛島靖治

Inventor： 中谷誠一 ,  北江孝史 ,  山下嘉久 ,  一柳貴志 ,  辛島靖治

IPC: H01L21/60

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/83 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/75 ,  H01L2224/75251 ,  H01L2224/83007 ,  H01L2224/83097 ,  H01L2224/83192 ,  H01L2224/83815 ,  H01L2224/83874 ,  H01L2224/8388 ,  H01L2224/83888 ,  H01L2224/9201 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/0695 ,  H01L2224/05599

Abstract: 　本発明のフリップチップ実装体は、複数の接続端子(211)を有する回路基板(213)と、接続端子(211)と対向して配置される複数の電極端子(207)を有する半導体チップ(206)と、半導体チップ(206)の電極端子(207)の形成面の反対側に設けられ、半導体チップ(206)の外周辺で電極端子(207)の形成面側に折り曲げられて、回路基板(213)に当接された箱形状のポーラスシート(205)とを含み、回路基板(213)の接続端子(211)と半導体チップ(206)の電極端子(207)とがはんだ層(215)で電気的に接続されるとともに、回路基板(213)と半導体チップ(206)が樹脂(217)で固定されている。これにより、半導体チップを回路基板に実装することが可能な、生産性及び信頼性に優れたフリップチップ実装体とその実装方法及びその実装装置を提供する。

Abstract translation: 一种倒装芯片安装体，包括具有多个连接端子（211​​）的电路板（213）。 具有与所述连接端子（211​​）相对配置的多个电极端子（207）的半导体芯片（206）。 并且配置在与半导体芯片（206）的电极端子（207）形成的平面相反的一侧的盒形多孔片（205）在半导体芯片（206）的外周弯曲 ）到形成电极端子（207）的一侧，并被允许邻接于电路板（213）。 电路板（213）的连接端子（211​​）通过焊料层（215）与半导体芯片（206）的电极端子（207）电连接，电路板（213）和半导体芯片 206）用树脂（217）固定。 因此，提供了半导体芯片可以安装在电路板上并且具有优异的生产率和可靠性的倒装芯片安装体以及用于这种倒装芯片安装体的倒装芯片安装方法和装置。

公开(公告)号：WO2015029111A1

公开(公告)日：2015-03-05

申请号：PCT/JP2013/072734

申请日：2013-08-26

Applicant: 東京エレクトロンデバイス株式会社

Inventor： 篠田　一樹

IPC: H01L23/12 ,  H01L23/14 ,  H01L23/36

CPC classification number: H01L23/36 ,  H01L23/3731 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/80 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/08237 ,  H01L2224/08258 ,  H01L2224/09181 ,  H01L2224/80097 ,  H01L2224/80594 ,  H01L2224/80639 ,  H01L2224/8084 ,  H01L2224/80986 ,  H01L2224/9201 ,  H01L2924/13055 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 　半導体装置（１００）は、第１の電極（１２）を有する半導体部品（１０）と、第１の絶縁層（３０）と、第１の絶縁層（３０）の上に形成され、第１の電極（１２）と直接接続された接続部（４２）と、接続部（４２）と一体的に形成された配線部（４４）とを有する第１の配線パターン（４０）と、を備える。第１の配線パターン（４０）は、金属ナノ粒子が焼結された導電層から構成される。

Abstract translation: 半导体器件（100）设置有：包括第一电极（12）的半导体部件（10） 第一绝缘层（30）; 以及形成在所述第一绝缘层（30）上并且包括直接连接到所述第一电极（12）的连接部分（42）的第一布线图案（40）和一体地形成的布线部分（44） 形成有连接部分（42）。 第一布线图案（40）由金属纳米粒子烧结的导电层构成。

公开(公告)号：WO2009112272A1

公开(公告)日：2009-09-17

申请号：PCT/EP2009/001807

申请日：2009-03-10

Applicant: FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E. V. ,  REICHL, Herbert ,  WOLF, M., Jürgen ,  WIELAND, Robert ,  ZOSCHKE, Kai

Inventor： REICHL, Herbert ,  WOLF, M., Jürgen ,  WIELAND, Robert ,  ZOSCHKE, Kai

IPC: H01L25/065 ,  H01L23/485 ,  H01L21/98

CPC classification number: H01L24/90 ,  H01L21/76898 ,  H01L24/11 ,  H01L24/12 ,  H01L24/16 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/2518 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/83136 ,  H01L2224/83194 ,  H01L2224/838 ,  H01L2224/9201 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01029 ,  H01L2924/1433

Abstract: Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer halbleiterbasierten Schaltung mit dreidimensionaler Schaltungstopologie, bei dem mindestens ein Loch (11) in einem ersten Halbleitersubstrat (1) hergestellt wird, während mindestens eine metallische Erhebung (4) auf einer Oberfläche eines zweiten Halbleitersubstrats (2) hergestellt wird, wobei eine Klebstoffschicht (6) auf einer Wand (5) des mindestens einen Lochs (11) im ersten Halbleitersubstrat (1) aufgetragen wird, wonach die Halbleitersubstrate (1, 2) so zusammengefügt werden, dass die mindestens eine metallische Erhebung (4) zur Bildung einer Durchkontaktierung an der Klebstoffschicht (6) anliegend in dem mindestens einen Loch (11) im ersten Halbleitersubstrat (1) zu liegen kommt. Die Erfindung betrifft ferner eine entsprechende halbleiterbasierte Schaltung mit dreidimensionaler Schaltungstopologie.

Abstract translation: 本发明涉及一种用于在（1）中产生的第一半导体衬底制造具有三维电路拓扑的基于半导体的电路，其中至少一个孔（11），而第二半导体基板的表面上的至少一个金属凸块（4）（2） 其中在壁（5）在所述第一半导体衬底中的至少一个孔（11）的（1）被施加准备，此后，半导体衬底（1,2）连接在一起的粘接层（6），使得所述至少一个金属凸块（ 4）变为位于邻近于所述第一半导体衬底中的至少一个孔（11）（1）通过在粘合剂层（6）形成。 本发明还涉及一种具有三维电路拓扑对应的基于半导体的电路。

公开(公告)号：WO2006123554A1

公开(公告)日：2006-11-23

申请号：PCT/JP2006/309339

申请日：2006-05-09

Applicant: 松下電器産業株式会社 ,  白石 司 ,  中谷 誠一 ,  辛島 靖治 ,  平野 浩一 ,  北江 孝史 ,  山下 嘉久 ,  一柳 貴志

Inventor： 白石 司 ,  中谷 誠一 ,  辛島 靖治 ,  平野 浩一 ,  北江 孝史 ,  山下 嘉久 ,  一柳 貴志

IPC: H01L21/60

CPC classification number: H01L21/563 ,  H01L23/552 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/0401 ,  H01L2224/0603 ,  H01L2224/06505 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16225 ,  H01L2224/27013 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/75 ,  H01L2224/83007 ,  H01L2224/83051 ,  H01L2224/83101 ,  H01L2224/83136 ,  H01L2224/83139 ,  H01L2224/83205 ,  H01L2224/83801 ,  H01L2224/83888 ,  H01L2224/9201 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/14 ,  H01L2924/16152 ,  H01L2924/16195 ,  H01L2924/181 ,  H01L2924/3025 ,  H05K3/303 ,  H05K3/323 ,  H05K3/3436 ,  H05K3/3484 ,  H05K2201/10568 ,  H05K2201/10977 ,  H05K2201/2036 ,  H05K2203/083 ,  H05K2203/087 ,  Y02P70/613 ,  H01L2924/00 ,  H01L2924/01047 ,  H01L2924/00014 ,  H01L2224/13111

Abstract: 　複数の接続端子を有する回路基板と接続端子と対向して配置された複数の電極端子を有する電子部品（半導体チップ）とを、両者の間隔が均一になるようにスペーサ等の手段を介在させて、または電子部品（半導体チップ）を２以上の突起部を有する板状体の内部に設置させて、はんだ粉と樹脂と対流添加剤からなる樹脂組成物を挟んで対向させ、対流添加剤の沸騰によりはんだ粉を移動させ自己集合させてはんだ層を形成させ接続端子と電極端子とを電気的に接続させてなるフリップチップ実装体および該実装体の実装方法。

Abstract translation: 一种倒装芯片安装体和倒装芯片安装方法，其中具有多个连接端子的电路板和面向连接端子且具有多个电极端子的电子部件（半导体芯片）被允许相互面对 由它们之间由焊料粉末，树脂和对流添加剂组成的树脂组合物，以便在它们之间提供均匀的间隔，插入间隔件或其它装置，或者通过将电子部件（半导体芯片）安装在具有 至少两个突起，通过沸腾对流添加剂来移动焊料粉末，使其自聚集，从而形成焊料层，并且连接端子和电极端子电连接在一起。

公开(公告)号：EP2482311A3

公开(公告)日：2016-06-08

申请号：EP12150102.7

申请日：2012-01-03

Applicant: Fujitsu Limited

Inventor： Akamatsu, Toshiya

IPC: H01L23/498 ,  H01L21/98 ,  H01L25/065 ,  H01L23/14 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/50 ,  H01L29/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/11002 ,  H01L2224/1147 ,  H01L2224/13006 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/1308 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16141 ,  H01L2224/16147 ,  H01L2224/16148 ,  H01L2224/16238 ,  H01L2224/1624 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/45144 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/48599 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2224/81136 ,  H01L2224/8114 ,  H01L2224/81192 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/81986 ,  H01L2224/83102 ,  H01L2224/9201 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06572 ,  H01L2225/06575 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/15159 ,  H01L2924/15321 ,  H01L2924/15787 ,  H01L2924/1579 ,  H01L2924/351 ,  H05K1/18 ,  H05K1/181 ,  H05K2201/09063 ,  H05K2201/1053 ,  H05K2201/10545 ,  H05K2201/10674 ,  H01L2224/13099 ,  H01L2224/11 ,  H01L2224/05099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2224/48624 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A semiconductor device includes a semiconductor element (2) and an electronic element (3). The semiconductor element has a first protruding electrode (2a), and the electronic element has a second protruding electrode (3a). A substrate (4) is disposed between the semiconductor element (2) and the electronic element (3). The substrate has a through-hole (4a) in which the first and second protruding electrodes (2a, 3a) are fitted. The first and second protruding electrodes are connected together inside the through-hole (4a) of the substrate.