公开(公告)号：CN106206440B

公开(公告)日：2018-05-18

申请号：CN201610366212.0

申请日：2016-05-27

Applicant: 格罗方德半导体公司

Inventor： 新实宽明 ,  谢瑞龙

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明涉及CMOS集成期间用密闭外延生长技术形成源极和漏极接点的方法，具体包括于相同的第一外延生长程序期间，在相邻的一对第一虚设栅极结构之间形成第一密闭隆起源极和漏极区，并且在相邻的一对第二虚设栅极结构之间形成第二密闭隆起源极和漏极区，第一与第二密闭隆起源极和漏极区包括第一半导体材料。之后，进行取代金属栅极程序，以各别对第一与第二取代栅极结构取代所述对第一与第二虚设栅极结构。在进行取代金属栅极程序之后，对第一密闭隆起源极和漏极区形成第一接触元件，进行第二外延生长程序以在第二密闭隆起源极和漏极区上面形成第二半导体材料层，并且对此第二半导体材料层形成第二接触元件。

公开(公告)号：CN104821271B

公开(公告)日：2018-04-24

申请号：CN201510055498.6

申请日：2015-02-03

Applicant: 格罗方德半导体公司

Inventor： T·A·阿塔纳索夫 ,  R·维勒克 ,  A·N·董

IPC: H01L21/02 ,  H01L23/52

Abstract: 本发明涉及蚀刻底层凸块金属化层及产生的装置，揭露用于湿蚀刻UBM层的方法及所导致的装置。实施例可包括：在具有至少两金属层的晶圆上图案成形金属凸块；曝露该晶圆至第一酸溶液，以移除由图案成形该金属凸块所曝露出的该两金属层中的一部分第一层；以及曝露该晶圆至第二酸溶液，以移除由图案成形该金属凸块与曝露该晶圆至该第一酸溶液所曝露出的该两金属层中的一部分第二层，其中，由移除该部分的该第一金属层及第二金属层所形成的在该金属凸块下面的底切是少于1.5微米。

公开(公告)号：CN105023947B

公开(公告)日：2018-04-17

申请号：CN201510208212.3

申请日：2015-04-28

Applicant: 格罗方德半导体公司

Inventor： G·布赫 ,  A·C-H·魏

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/161 ,  H01L23/4824 ,  H01L29/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的实施例提供具有低电阻栅极结构的多鳍片鳍式场效晶体管(finFET)。金属化线形成平行于栅极，且多个接点形成于鳍片上方，以连接该金属化线至该栅极。该金属化线提供减少的栅极电阻，使得能使用较少晶体管来提供输入‑输出(IO)功能，从而提供省下的空间而能够增加电路密度。

公开(公告)号：CN105591025B

公开(公告)日：2018-04-13

申请号：CN201510767059.8

申请日：2015-11-11

Applicant: 格罗方德半导体公司

Inventor： 张洵渊 ,  谢瑞龙 ,  蔡秀雨 ,  S·南 ,  H-J·赵

IPC: H01L43/12 ,  H01L27/22 ,  H01L43/08 ,  G11C11/16

CPC classification number: H01L43/08 ,  G11C11/161 ,  H01L21/02 ,  H01L27/222 ,  H01L27/226 ,  H01L27/228 ,  H01L43/02 ,  H01L43/12

Abstract: 本发明涉及无掩模建立自对准磁性穿隧接面的拓朴方法，其提供不使用微影掩模来形成自对准MTJ的方法和所得装置。具体实施例包括：形成第一电极于金属层上方，使该金属层凹进低k介电层；形成MTJ层于第一电极上方；形成第二电极于该MTJ层上方；部份移除该第二电极、该MTJ层及该第一电极向下到该低k介电层；形成氮化硅基层于该第二电极及该低k介电层上方；以及平坦化该氮化硅基层向下到该第二电极。

公开(公告)号：CN107799454A

公开(公告)日：2018-03-13

申请号：CN201710564700.7

申请日：2017-07-12

Applicant: 格罗方德半导体公司

Inventor： 罗纳德尔·R·包宜二世 ,  马修·J·包默巴迪尔

IPC: H01L21/683 ,  H01L21/68

CPC classification number: H01L21/6833 ,  B25J9/163 ,  B25J9/1692 ,  H01L21/67748 ,  H01L21/68 ,  H01L21/6831 ,  H01L21/68735

Abstract: 本发明涉及用于静电卡盘系统的置中夹具，所提供的是用于在卡盘上置中晶圆的置中夹具。该置中夹具包括含上表面、下表面、内周缘及外周缘的本体。卡盘座置于该内周缘的下部分中并组配成用来使该本体与该卡盘嵌合。晶圆座置于该卡盘座上面该内周缘的上部分中，该晶圆座组配成用来接收该晶圆并使其在该卡盘上置中。该置中夹具确保该晶圆相对于该卡盘置中以供自动化装卸系统校准之用。该晶圆、本体、卡盘、卡盘座及晶圆座可为圆形。

公开(公告)号：CN107689344A

公开(公告)日：2018-02-13

申请号：CN201710660704.5

申请日：2017-08-04

Applicant: 格罗方德半导体公司

Inventor： 古拉密·波奇 ,  安迪·C·韦 ,  杰森·E·史蒂芬斯 ,  D·M·佩尔马纳 ,  J·瓦苏德万

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/538 ,  H01L27/088

Abstract: 本发明涉及形成高k接触衬垫以改善有效贯孔间隔距离的方法及其产生的装置，其中，一种方法包括形成位在第一介电层中的第一与第二接触开口。至少第一接触开口与衬垫层至少部分排齐。第一传导特征是在第一接触开口中形成，并且第二传导特征是在第二接触开口中形成。移除与第一介电层的顶端表面相邻的衬垫层的一部分以界定凹口。在第一介电层上面及凹口中形成阻障层。该阻障层具有比该第一介电层的第二介电常数更大的第一介电常数。在该阻障层上面形成第二介电层。形成嵌埋于该第二介电层中并且接触该第二传导特征的第三传导特征。

公开(公告)号：CN107665864A

公开(公告)日：2018-02-06

申请号：CN201710622775.6

申请日：2017-07-27

Applicant: 格罗方德半导体公司

Inventor： 臧辉 ,  齐民华

IPC: H01L21/84 ,  H01L27/12 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/28247 ,  H01L21/28518 ,  H01L21/7682 ,  H01L23/5226 ,  H01L23/5329 ,  H01L23/53295 ,  H01L29/41791 ,  H01L29/6656 ,  H01L29/66795 ,  H01L2029/7858 ,  H01L21/845 ,  H01L27/1211

Abstract: 本发明涉及具有气隙间隔件的FINFET及其形成方法，鳍式场效应晶体管(FinFET)包括位于相邻的金属接触件之间及/或位于金属接触件与晶体管栅极之间的气隙。该气隙在非共形沉积一隔离介电质结合一先金属工艺以形成该导电结构的期间形成。

公开(公告)号：CN107665861A

公开(公告)日：2018-02-06

申请号：CN201710629591.2

申请日：2017-07-28

Applicant: 格罗方德半导体公司 ,  国际商业机器公司

Inventor： 史帝文·本利 ,  林宽容 ,  山下天孝 ,  G·卡尔威 ,  珊宜·米塔

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/0924 ,  H01L21/30604 ,  H01L21/76224 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/167 ,  H01L29/66803 ,  H01L21/823431 ,  H01L27/0886

Abstract: 本发明涉及降低FinFET装置的通道区中掺质浓度的方法、装置及系统，其揭露半导体装置，包括含有基材材料的半导体基材；以及设置于该基材上的多个鳍片，各鳍片包括含有该基材材料的下部区、设置于该下部区上面并含有至少一种掺质的掺质区、以及设置于该掺质区上面并含有半导体材料的通道区，其中该通道区包含小于1x 1018的掺质分子/cm3，此外还揭露用于制作此类半导体装置的方法、装置及系统。

公开(公告)号：CN107658266A

公开(公告)日：2018-02-02

申请号：CN201710594433.8

申请日：2017-07-20

Applicant: 格罗方德半导体公司

Inventor： 李建兴 ,  马哈德瓦尔·纳塔拉恩 ,  曼约纳塔·普拉布

IPC: H01L21/77

CPC classification number: H01L27/0255 ,  H01L21/823431 ,  H01L27/0259 ,  H01L27/0262 ,  H01L29/66371 ,  H01L29/7408 ,  H01L29/785 ,  H01L21/77

Abstract: 本发明涉及用于包含触发电压可调式叠接晶体管的ESD保护电路的方法。具体实施例包括提供包括相邻第一类型井区的衬底，在该衬底上方，各对第一类型井区由第二类型井区所分开；提供位在各第一与第二类型井区中的一或多个接面区，各接面区属于第一类型或第二类型；形成彼此相隔、垂直于该第一与第二类型接面区并位在其上方的鳍片；以及通过在该第一类型井区中的该第一和第二类型接面区与该衬底之间形成电连接来形成接面类型装置，其中第一类型井区中的第一级接面类型装置包括堆叠的第一与第二类型接面区，以及其中该第一级接面类型装置是包括第一与第二类型接面区的相邻第二类型井区。

公开(公告)号：CN107644911A

公开(公告)日：2018-01-30

申请号：CN201710593771.X

申请日：2017-07-20

Applicant: 格罗方德半导体公司

Inventor： 亨利·K·乌托摩 ,  R·A·维嘉 ,  允·Y·王

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/02675 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7847 ,  H01L29/7849 ,  H01L29/785

Abstract: 本发明涉及具有应变沟道的鳍式场效应晶体管，揭示一鳍式场效应晶体管(FinFET)的设备结构以及一FinFET的设备结构的制造方法。形成由具有第一晶体结构的半导体材料所组成的鳍片。形成具有与该鳍片对齐的开口的介电层。一虚拟栅极结构从该介电层中的开口移除。于移除该虚拟栅极结构之后，对齐该开口的该鳍片的一部分植入非掺杂物离子，以非晶化该鳍片的该半导体材料的该第一晶体结构。于植入该鳍片的该部分之后，退火该鳍片的该部分以使该鳍片的该部分中的该半导体材料与包含内部应变的第二晶体结构再结晶。