公开(公告)号：EP1744324A1

公开(公告)日：2007-01-17

申请号：EP06116679.9

申请日：2006-07-05

Applicant: ST MICROELECTRONICS S.A.

Inventor： Jacquet, François

IPC: G11C17/12 ,  G11C7/18 ,  G11C11/4097 ,  H01L27/112

CPC classification number: H01L27/112 ,  G11C7/18 ,  G11C17/12

Abstract: L'invention concerne une matrice de cellules d'une mémoire à lecture seule constituées chacune d'un transistor dont une première région (d) de drain ou de source est connectée à une ligne de bit (BL) reliant plusieurs transistors dans une première direction, les grilles (g) des différents transistors étant connectées à des lignes de mot (WL) dans une deuxième direction perpendiculaire à la première, la matrice comportant une répétition d'un motif élémentaire s'étendant sur trois lignes dans chaque direction et comportant neuf transistors disposés de façon que chacune des lignes du motif élémentaire comporte deux cellules, deux transistors voisins de chaque motif dans la première direction partageant une même deuxième région (s) reliée à une ligne de masse et étant reliés à des lignes de bit différentes d'une ligne de mot à l'autre.

Abstract translation: 矩阵具有在每个方向上在三个位线上延伸的基本图案的重复，并且包括九个N沟道金属氧化物半导体（MOS）晶体管，其中一个晶体管的两个区域由接地导线互连。 晶体管以这样的方式设置，使得每条线包括两个单元和两个N沟道MOS晶体管，其在与连接到不同于一个字线到另一个字线的位线的地线连接的相同区域的方向上在每个图案附近 字线。 对于具有单元矩阵的只读存储器还包括独立权利要求。

公开(公告)号：EP1712976A1

公开(公告)日：2006-10-18

申请号：EP06112465.7

申请日：2006-04-11

Applicant: ST MICROELECTRONICS S.A.

Inventor： Romain, Fabrice ,  Pomet, Alain

IPC: G06F1/00

CPC classification number: G06F21/52 ,  G06F21/77 ,  G06F21/79 ,  H04L9/004

Abstract: L'invention concerne un procédé et un circuit de vérification de cohérence entre une donnée (D) lue dans une première zone (131) d'une mémoire (13) d'un microcontrôleur (20) et l'adresse (A) de cette donnée, consistant à calculer une signature (fc) numérique courante de la donnée lue au moyen d'une fonction prenant en compte également l'adresse de cette donnée dans la mémoire, et à vérifier la cohérence entre la signature courante et une signature (f) préalablement enregistrée.

Abstract translation: 该方法涉及通过考虑存储器中的数据的地址（A）的功能来计算读取数据的当前数字签名。 验证当前签名与先前记录的签名之间的一致性。 记录的签名存储在与数据相同的地址的存储器的区域中。 四组临时存储寄存器用于存储数据，地址，从存储器中提取的签名和当前签名。

公开(公告)号：EP1712973A2

公开(公告)日：2006-10-18

申请号：EP06112470.7

申请日：2006-04-11

Applicant: ST MICROELECTRONICS S.A.

Inventor： Moro, Jean-Luc ,  Ramet, Serge ,  Sabut, Marc

IPC: G05F3/26

CPC classification number: G05F3/262

Abstract: L'invention concerne un circuit de génération (40) d'un courant de référence (Ir), comportant, entre deux bornes (2, 3) d'application d'une tension d'alimentation : au moins une première branche constituée d'au moins un premier (MP41) et d'au moins un deuxième transistors (MN41) en série ; au moins une deuxième branche constituée d'au moins un troisième (MP42) et d'au moins un quatrième (MN42) transistors en série avec un circuit (43) à capacité commutée (Cs).

Abstract translation: 串联布置的晶体管的第一分支和晶体管的第二分支。 晶体管的第二分支与包括至少一个电容器的开关电容电路（43）串联。 还包括以下独立权利要求：（1）放大器; 和（2）数字到数字转换器。

公开(公告)号：EP1677364A1

公开(公告)日：2006-07-05

申请号：EP05113047.4

申请日：2005-12-28

Applicant: ST MICROELECTRONICS S.A.

Inventor： Thomas, Danielle ,  Rivoire, Maurice

IPC: H01L31/105 ,  H01L31/09 ,  H01L27/146

CPC classification number: H01L31/103 ,  H01L27/1463 ,  H01L27/14692 ,  H01L31/022408

Abstract: L'invention concerne un capteur de lumière situé au-dessus d'un circuit intégré comportant une électrode inférieure (21), une couche de silicium amorphe fortement dopé (23) d'un premier type de conductivité, et une couche de silicium amorphe faiblement dopé (22) d'un second type de conductivité. La couche de silicium amorphe faiblement dopée (22) repose sur une surface plane au moins au-dessus et au voisinage de l'électrode inférieure.

Abstract translation: 传感器具有相对于下电极（21）重叠的轻掺杂的非晶硅层（22）。 电极由具有与电极厚度相同的厚度的绝缘层（25）包围。 电极宽度约为1.5μm。 上部铟锡氧化物电极与与层（22）相同导电类型的重掺杂非晶硅层（23）电接触。 还包括以下独立权利要求：（A）包括具有光电二极管的图像传感器的通信对象; 和（B）形成位于集成电路上方的光传感器的方法。

公开(公告)号：EP1675184A1

公开(公告)日：2006-06-28

申请号：EP05112805.6

申请日：2005-12-22

Applicant: ST MICROELECTRONICS S.A.

Inventor： Lanois, Frédéric ,  Nizou, Sylvain

IPC: H01L29/872

CPC classification number: H01L29/8725 ,  H01L29/872

Abstract: L'invention concerne une diode Schottky à barrière verticale s'étendant perpendiculairement à la surface d'une puce semiconductrice comprenant un conducteur métallique central (31) vertical en contact d'une part avec le substrat (33) de la puce semiconductrice avec interposition d'une interface formant barrière Schottky (39), d'autre part avec des doigts conducteurs (36) s'étendant radialement.

Abstract translation: 二极管具有布置在阳极电极（31）和衬底（33）之间的界面处的硅化镍（39），用于形成肖特基势垒。 导电指状物（36）从阳极电极径向延伸并被绝缘层包围。 上部金属化接触阳极电极，下部金属化接触阴极电极。

公开(公告)号：EP1672901A1

公开(公告)日：2006-06-21

申请号：EP05112079.8

申请日：2005-12-13

Applicant: ST MICROELECTRONICS S.A.

Inventor： Isson, Olivier

IPC: H04M11/06 ,  H04L27/26 ,  H04B3/32

CPC classification number: H04B3/32 ,  H04M11/062

Abstract: L'invention concerne la transmission de données entre deux modems VDSL appartenant respectivement à deux groupes d'un même nombre de modems reliés deux à deux par des lignes d'un même câble, consistant, pour chaque porteuse (Ci), à déterminer un ensemble possible de valeurs en fonction du nombre (ABNji) de bits alloués à la porteuse, et à configurer, à partir de cet ensemble, un circuit (42) de recherche de la valeur de chaque échantillon reçu, par mise en oeuvre d'un algorithme de recherche du maximum de vraisemblance.

Abstract translation: 该方法涉及根据分配给载波的比特数来确定可能的一组值。 用于搜索每个接收到的样本的值的电路基于通过实现最大似然算法的值来配置，其中在对载波的位数的修改的情况下动态地适配值，并且该算法在 可能值的子集。 对于两组调制解调器之间的VDSL数据传输系统，还包括独立声明。

公开(公告)号：EP1494104B1

公开(公告)日：2006-06-21

申请号：EP04300397.9

申请日：2004-06-25

Applicant: ST MICROELECTRONICS S.A.

Inventor： TEGLIA, Yannick ,  LIARDET, Pierre-Yvan

IPC: G06F1/00

CPC classification number: G06F21/52 ,  G06F21/552

公开(公告)号：EP1653619A1

公开(公告)日：2006-05-03

申请号：EP05110042.8

申请日：2005-10-26

Applicant: ST MICROELECTRONICS S.A.

Inventor： Fichera, Pietro

IPC: H03K17/082

CPC classification number: H03K17/0822 ,  H03K17/122

Abstract: L'invention concerne un procédé et un circuit de protection d'un transistor (M1, Mn) de commande en alimentation d'une charge (Q) au moins partiellement inductive, consistant à faire baisser la tension de démagnétisation de la charge inductive par rapport à une tension de démagnétisation fixée par un composant à retournement (DZ1, DZn) connecté entre une borne de conduction et la borne de commande du transistor.

Abstract translation: 这些电路具有连接在电源电压施加端子（1）和连接到负载导通端子的端子（2）之间的功率MOS晶体管（M1-Mn）。 电阻器（R1-Rn）分别放置在齐纳二极管（DZ1-DZn）和二极管（D1-Dn）的阳极之间。 二极管的阳极通过允许电流偏移的可控电流源（10）连接到端子（2）。 还包括以下独立权利要求：（A）用于通过与保护电路（B）相关联的晶体管提供负载的负载供给电路，保护晶体管的方法。

公开(公告)号：EP1646147A1

公开(公告)日：2006-04-12

申请号：EP05109262.5

申请日：2005-10-05

Applicant: ST MICROELECTRONICS S.A.

Inventor： Belveze, Fabrice ,  Garcia, Luc

IPC: H03H15/00

CPC classification number: H03H15/00

Abstract: L'invention concerne un filtre (20) destiné à recevoir un signal à temps discret à une fréquence d'horloge d'échantillonnage, comprenant un nombre déterminé, supérieur à 2, de modules de filtrage (F i ), chaque module de filtrage comprenant des condensateurs de tête (C Hi,0 , C Hi,1 , C Hi,2 , C Hi,3 ) en nombre égal au nombre déterminé, montés en parallèle entre une borne d'entrée et la borne d'un condensateur d'intégration (C Ii,0 ) ; et des moyens (SW i,0 , SW i,2 , SW i,4 , SW i,6 , SW i,1 , SW i,3 , SW i,5 , SW i,7 ) pour relier, au cours de cycles d'horloge successifs en nombre égal au nombre déterminé, successivement chaque condensateur de tête à la borne d'entrée, et pour alors relier simultanément les condensateurs de tête au condensateur d'intégration, et dans lequel les cycles d'horloge successifs au cours desquels les condensateurs de tête d'un module de filtrage sont reliés à la borne d'entrée sont décalés d'un cycle d'horloge d'un module de filtrage au suivant.

Abstract translation: 在与滤波级的输出端子连接的积分电容器的输入端子和端子之间并联布置头电容器。 磁头电容器在连续的时钟周期中连接到输入端子，连续的时钟周期从一个滤波单元偏移到下一个时钟周期。 优选地，滤波器包括用于以采样频率将每个积分电容器连续地连接到输出端子的装置，并且对于每个滤波单元，抽取级连接到滤波级的输出端子。 还包括以下独立权利要求：（1）包含根据本发明的过滤器的细胞受体，例如GSM细胞受体或WCDMA细胞受体; （2）电子系统; 和（3）对由顺序样本形成的离散时间信号进行滤波的方法。

公开(公告)号：EP1646132A2

公开(公告)日：2006-04-12

申请号：EP05109269.0

申请日：2005-10-06

Applicant: ST MICROELECTRONICS S.A.

Inventor： ACHART, Raynald

IPC: H02M1/10 ,  H02M7/06

CPC classification number: H02M1/10 ,  H02M7/06 ,  Y10T307/281

Abstract: L'invention concerne un circuit destiné à fournir deux tensions continues de polarités inversées, comprenant : deux condensateurs (C1, C2) dont les électrodes respectives sont reliées à deux bornes destinées à recevoir une tension alternative (2, 3) et dont les deuxièmes électrodes respectives sont connectées l'une à l'autre par deux premières diodes (D1, D2) en anti-série ; une source de courant commandable (M) dont une première borne est reliée aux anodes communes (A) desdites première diodes ; deux deuxièmes diodes (D7, D8) connectées en anti-série entre lesdites bornes destinées à recevoir ladite tension alternative et dont les cathodes communes (10) sont reliées à une deuxième borne de ladite source de courant commandable ; un circuit (9) de commande de ladite source de courant ; et deux troisièmes diodes (D10, D9) connectées en anti-série entre lesdites bornes destinées à recevoir ladite tension alternative, ledit circuit de commande prélevant son alimentation entre les cathodes communes des deuxièmes diodes et les anodes communes (11) des troisièmes.

Abstract translation: 电路具有电容器（C1，C2），其电极中的一个连接到端子（2,3）。 MOS晶体管（M）具有分别连接到二极管（D1，D2）的公共阴极和在端子之间以串联方式连接的二极管（D7，D8）的公共阴极的源极和漏极。 有源电路（9）对连接在端子之间的串联连接的阴极和二极管（D10，D9）的公共阳极之间的电源进行采样。 还包括用于控制与AC负载串联的反并联组装的两个开关的功率变化的电路的独立权利要求。