-
公开(公告)号：KR101477334B1
公开(公告)日：2014-12-30
申请号：KR1020110128412
申请日：2011-12-02
Applicant: 삼성전기주식회사
Abstract: 본발명은적층세라믹전자부품및 이의제조방법에관한것으로, 유전체층을포함하는세라믹본체; 상기세라믹본체내에서상기유전체층을사이에두고서로대향하도록배치되는제1 및제2 내부전극; 및상기제1 내부전극과전기적으로연결된제1 외부전극및 상기제2 내부전극과전기적으로연결된제2 외부전극;을포함하며, 상기제1 및제2 외부전극은도전성금속및 글라스를포함하며, 상기제1 및제2 외부전극중 적어도하나를두께방향으로 3등분할때, 중앙부영역의면적대비상기글라스가차지하는면적이 35 내지 80%인적층세라믹전자부품및 이의제조방법을제공한다. 본발명에따르면칩의밀폐성을향상시킴으로써신뢰성이개선된적층세라믹전자부품의구현이가능하다.
-
公开(公告)号：KR101422929B1
公开(公告)日：2014-07-23
申请号：KR1020120125349
申请日：2012-11-07
Applicant: 삼성전기주식회사
CPC classification number: H01G4/12 , H01F17/0013 , H01G4/232 , H01G4/2325 , H01G4/30 , H05K3/3442 , H05K2201/10015 , H05K2201/2045 , Y02P70/613
Abstract: 본 발명은 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층을 포함하며, 서로 마주보는 제1 및 제2 주면, 서로 마주보는 제1 측면 및 제2 측면 및 서로 마주보는 제1 및 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체의 내부에 용량부를 형성하는 중첩된 영역을 가지며 상기 중첩된 영역이 제1 측면에 노출되도록 형성되고, 용량부 및 용량부로부터 제1 측면에 노출되도록 연장 형성된 제1 리드부를 갖는 제1 내부전극 및 상기 제1 내부전극과 절연되며, 용량부로부터 제1 측면에 노출되도록 연장 형성된 제2 리드부를 가지는 제2 내부전극; 상기 제1 리드부와 연결되며, 상기 세라믹 본체의 제1 단면에 연장 형성되는 제1 외부전극 및 상기 제2 리드부와 연결되며, 상기 세라믹 본체의 제2 단면에 연장 형성되는 제2 외부전극; 및 상기 세라믹 본체의 제1 측면에 형성되는 절연층;을 포함하며, 상기 제1 단면 및 제2 단면 상에 형성된 제1 및 제2 외부전극 외측에는 부도체층이 더 형성될 수 있다.
-
公开(公告)号：KR1020140005541A
公开(公告)日：2014-01-15
申请号：KR1020120073055
申请日：2012-07-04
Applicant: 삼성전기주식회사
CPC classification number: H01G4/012 , H01G4/005 , H01G4/0085 , H01G4/12 , H01G4/30
Abstract: The present invention relates to a multilayer ceramic electronic component which includes: a ceramic body which includes a dielectric layer, first and third sides which face each other in the longitudinal direction of the dielectric layer, and second and fourth sides which face each other in the transverse direction of the dielectric layer; and a laminate part which includes a first internal electrode and a second internal electrode which face each other by interposing the dielectric layer in the ceramic body and are exposed to the first and third sides of the ceramic body. At least one residue removing path is formed to protrude from both sides of the first and second internal electrodes in parallel to the longitudinal direction of the ceramic body.
Abstract translation: 多层陶瓷电子部件技术领域本发明涉及一种多层陶瓷电子部件，其包括：陶瓷体，其包括电介质层，在所述电介质层的长度方向上彼此相对的第一和第三侧以及在所述电介质层的纵向彼此相对的第二和第四侧 电介质层的横向; 以及层压体部件，其包括通过将电介质层插入陶瓷体中而彼此面对的第一内部电极和第二内部电极，并暴露于陶瓷体的第一和第三侧。 形成至少一个残留物去除路径，以平行于陶瓷体的纵向从第一和第二内部电极的两侧突出。
-
公开(公告)号：KR1020120129441A
公开(公告)日：2012-11-28
申请号：KR1020110047696
申请日：2011-05-20
Applicant: 삼성전기주식회사
CPC classification number: C03C3/00 , B32B18/00 , C03C3/066 , C03C3/089 , C03C8/04 , C04B2237/346 , C04B2237/68 , C22C19/03
Abstract: PURPOSE: A stack ceramic electronic component is provided to obtain excellent bonding between the outer electrode and the inner electrode and superior moisture resistance. CONSTITUTION: A ceramic layer and an inner electrode layer are sequently stacked on a main body(10). The outer electrode(20) is formed at one side of the main body. The first layer(21) is formed at one side of the main body to contact the inner electrode. The first layer contains a conductive metal and a first glass frit. The second layer(22) is formed at the upper part of the first layer.
Abstract translation: 目的：提供一种堆叠陶瓷电子部件，以获得外部电极和内部电极之间的极好的接合性和优异的耐湿性。 构成：将陶瓷层和内部电极层按顺序堆叠在主体（10）上。 外电极（20）形成在主体的一侧。 第一层（21）形成在主体的一侧以与内部电极接触。 第一层包含导电金属和第一玻璃料。 第二层（22）形成在第一层的上部。
-
公开(公告)号：KR100568290B1
公开(公告)日：2006-04-05
申请号：KR1020040001728
申请日：2004-01-09
Applicant: 삼성전기주식회사
IPC: H01G4/232
Abstract: 본 발명은 적층 세라믹 콘덴서, 적층형 인덕터, 칩 저항등의 칩 부품의 단자 전극용 페이스트 조성물에 관한 것으로서, 실란 커플링재를 적정량 첨가함으로써 바인더 함량의 증가나 탈바인더가 어려운 에틸셀룰로오스계 수지를 사용하지 않고도 충분한 건조막 강도를 구현할 수 있는 칩 부품 단자 전극용 페이스트 조성물을 제공하고자 하는데, 그 목적이 있는 것이다.
본 발명은 도전성 금속: 65∼75중량%, 그라스 프릿(glass frit): 4∼10중량%, 바인더: 4∼10중량%, 및 나머지 용재를 포함하여 조성되는 기본 페이스트에 기본 페이스트 중량에 대하여 0.5∼3.0중량%의 실란 커플링재가 첨가되어 이루어진 것을 특징으로 하는 칩 부품 단자 전극용 페이스트 조성물을 그 요지로 한다.
본 발명에 의하면, 단자 전극의 건조막 강도를 개선시키고, 특히 기저 세라믹 소체와 건조된 단자 전극 사이의 접착력이 크게 개선되어 단자 전극 부분의 파손 불량을 개선시킬 수 있는 효과가 있는 것이다.
칩 부품, 단자 전극, 페이스트, 건조막, 강도, 실란 커플링재-
Patent Agency Ranking
公开(公告)号：KR100533631B1
公开(公告)日：2005-12-06
申请号：KR1020030075216
申请日：2003-10-27
Applicant: 삼성전기주식회사
IPC: H01G4/228
Abstract: 본 발명은 페이스트상의 금속 전극 재료를 외부 단자에 도포 및 건조하는 공정에 있어서 균일한 외부 단자 전극의 막두께를 확보하도록 외부 단자에 전극을 균일하게 도포하는 방법에 관한 것이다.
본 발명은 내부 전극이 인쇄된 세라믹 적층체와 상기 세라믹 적층체를 전기적으로 연결하는 외부 단자로 구성되는 MLCC 에 있어서, 상기 외부 단자 전극을 형성하기 위해, 페이스트상의 전극재를 상기 외부 단자 표면에 도포하는 제 1 단계; 및 상기 전극재가 도포된 외부 단자의 표면을 위로 향하게 하고, 소수성 테이프로 상기 외부 단자의 표면을 수평하게 누르는 제 2 단계; 를 포함하는 외부 단자 전극 도포 방법을 구비한다.
본 발명에 의하면, 중앙 부분이 두껍고 모서리 부분은 얇게 되는 현상을 용이하게 해결하여 균일하게 도포시킬 수 있고, 또한 저렴한 비용으로 외부 단자에 전극을 균일하게 도포시킬 수 있는 효과가 있다.-
公开(公告)号：KR1020050073172A
公开(公告)日：2005-07-13
申请号：KR1020040001402
申请日：2004-01-09
Applicant: 삼성전기주식회사
IPC: H01G4/228
Abstract: 본 발명은 칩 부품 등의 단자 전극 내부로의 도금액 침투를 검사하는 방법에 관한 것이다.
본 발명은, 단자 전극 및 상기 단자 전극의 외부면에 도금층이 형성된 칩 부품을 마련하는 단계와, 상기 단자 전극의 단면을 노출시키는 단계와, 상기 단자 전극을 구성하는 성분을 선택적으로 에칭하여 제거하는 단계 및 상기 단자 전극을 구성하는 성분이 제거되고 남은 부분을 검사하는 단계를 포함하는 칩 부품 단자 전극의 도금액 침투 검사 방법을 제공한다.
본 발명에 따르면, 짧은 시간 동안 저렴하면서도 정확하게 단자 전극 내의 도금액 침투 여부 및 침투 정도를 판별할 수 있는 장점이 있다.-
公开(公告)号：KR1020050050861A
公开(公告)日：2005-06-01
申请号：KR1020030084509
申请日：2003-11-26
Applicant: 삼성전기주식회사
IPC: H01F17/00
Abstract: 본 발명은 적층칩 부품의 단자전극용 페이스트 조성물 및 이를 이용한 적층칩 콘덴서의 제조방법에 관한 것으로서, 우수한 생산성 및 편리성을 확보할 수 있을 뿐만 아니라 단자 전극표면으로의 그라스 용출을 방지할 수 있는 칩부품 단자전극용 페이스트 조성물 및 이를 이용하여 제조된 적층칩 부품을 제공하고자 하는데, 그 목적이 있는 것이다.
본 발명은 도전성 금속 파우더 : 65∼75 중량%, 그라스 프릿: 3∼15 중량%, 및 필러로서 SiO
2 : 0.7 ∼10중량%, Al
2 O
3 : 0.4 ∼10중량% 및 ZrO
2 : 0.2 ∼8.0중량%로 이루어진 그룹으로부터 선택된 1종 또는 2종이상을 함유하고, 필러가 2종 이상이면 그 합량이 0.6∼10중량%가 되도록 조성되는 기본 페이스트에, 이 기본 페이스트의 중량에 대하여 5∼20중량%의 바인더를 포함하여 이루어진 칩 부품 단자 전극용 페이스트 조성물 및 이를 이용한 적층칩 부품의 제조 방법을 그 요지로 한다.
본 발명에 의하면, 우수한 생산성 및 편리성을 확보할 수 있을 뿐만 아니라 단자 전극표면으로의 그라스 용출을 방지할 수 있어 도금성, 납땜성 및 단자 전극의 치밀도를 개선시킬 수 있는 효과가 있는 것이다. -
-
-
-
-
-
-
-
Search Results
90
records
(took 0.026 seconds)
