-
-
-
公开(公告)号：KR101670140B1
公开(公告)日：2016-10-27
申请号：KR1020140180322
申请日：2014-12-15
Applicant: 삼성전기주식회사
CPC classification number: H01C1/142 , H01C1/01 , H01C1/012 , H01C17/006 , H01C17/281
Abstract: 본발명의일 실시형태는베이스기재, 상기베이스기재의일면에배치되는저항층, 상기저항층상에이격되어배치된제1 전극층및 제2 전극층, 상기제1 전극층및 제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어배치되며상기제1 및제2 전극층보다두꺼운두께를갖는제3 전극층및 상기제1 내지제3 전극층상에각각배치되는제1 내지제3 도금층을포함하는저항소자를제공한다.
-
公开(公告)号：KR1020160000165A
公开(公告)日：2016-01-04
申请号：KR1020140077159
申请日：2014-06-24
Applicant: 삼성전기주식회사
CPC classification number: H01G4/40 , H01F27/022 , H01F27/292 , H01F27/40 , H01F2027/2809 , H01G2/065 , H01G2/22 , H01G4/232 , H01G4/30 , H05K1/0231 , H05K1/0233 , H05K1/181 , H05K2201/10015 , H05K2201/1003 , Y02P70/611
Abstract: 본발명은복수의유전체층과상기유전체층을사이에두고서로대향하도록배치되는제1 및제2 내부전극이적층된세라믹본체로이루어진커패시터와코일부를포함하는자성체본체로이루어진인덕터가결합된복합체; 상기복합체의제1 단면에형성되며, 상기인덕터의코일부와연결되는입력단자; 상기복합체의제2 단면에형성되며, 상기인덕터의코일부와연결되는제1 출력단자와상기복합체의제2 단면에형성되며, 상기커패시터의제1 내부전극과연결되는제2 출력단자를포함하는출력단자; 및상기복합체중 상기커패시터의상하면및 제1 단면중 어느하나이상에형성되며, 상기커패시터의제2 내부전극과연결되는그라운드단자;를포함하며, 상기커패시터는상기인덕터의측면에결합되며, 상기코일부의장축대비단축의길이비가 0.7 내지 1.0을만족하는복합전자부품에관한것이다.
Abstract translation: 复合电子部件及其安装板技术领域本发明涉及复合电子部件及其安装基板。 本发明提供一种能够减少驱动电源系统中的部件安装面积的复合电子部件及其安装基板。 复合电子部件包括：连接到电感器的复合单元，该电感器包括包括线圈单元的磁性主体和包括多个电介质层的电容器和层叠有第一内部电极和第二内部电极的陶瓷主体，其中， 第一内部电极和第二内部电极跨过电介质层彼此面对; 输入端子，形成在复合单元的第一截面上，并连接到电感器的线圈单元; 输出端子，形成在所述复合单元的第二截面上，并且具有连接到所述电感器的线圈单元的第一输出端子和形成在所述复合单元的所述第二截面上的第二输出端子，并且连接到所述第一内部电极 电容器 以及形成在复合单元中的电容器的第一截面和上下表面中的一个或多个上的接地端子，并且连接到电容器的第二内部电极。 电容器与电感器的一侧组合，并且线圈单元中的短轴与长轴的长度比满足0.7-1.0。
-
公开(公告)号：KR101565643B1
公开(公告)日：2015-11-03
申请号：KR1020130048125
申请日：2013-04-30
Applicant: 삼성전기주식회사
CPC classification number: H01G4/01 , H01G2/06 , H01G4/005 , H01G4/06 , H01G4/12 , H01G4/30 , H05K1/181 , H05K3/3442 , H05K2201/10015 , H05K2201/10454
Abstract: 본발명은적층세라믹전자부품및 그실장기판에관한것으로, 유전체층을포함하며, 길이를 L, 폭을 W 및두께를 T라할때, T/W 〉1.0을만족하는육면체형상의세라믹본체; 상기유전체층을사이에두고상기세라믹본체의양 단면을통해번갈아노출되도록형성된복수의제1 및제2 내부전극을포함하여용량이형성되는액티브층; 상기액티브층의상부에형성된상부커버층; 상기액티브층의하부에형성되며, 상기상부커버층에비해두꺼운두께를갖는하부커버층; 및상기세라믹본체의양 단면을덮도록형성된제1 및제2 외부전극;을포함하며, 상기하부커버층의두께를 Tb라하면, 0.03 ≤ Tb/T ≤ 0.25를만족하는적층세라믹전자부품을제공한다.
-
Patent Agency Ranking
公开(公告)号：KR1020140129610A
公开(公告)日：2014-11-07
申请号：KR1020130048125
申请日：2013-04-30
Applicant: 삼성전기주식회사
CPC classification number: H01G4/01 , H01G2/06 , H01G4/005 , H01G4/06 , H01G4/12 , H01G4/30 , H05K1/181 , H05K3/3442 , H05K2201/10015 , H05K2201/10454
Abstract: 본 발명은 적층 세라믹 전자부품 및 그 실장 기판에 관한 것으로, 유전체층을 포함하며, 길이를 L, 폭을 W 및 두께를 T라 할때, T/W 〉1.0을 만족하는 육면체 형상의 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며, 상기 하부 커버층의 두께를 Tb라 하면, 0.03 ≤ Tb/T ≤ 0.25를 만족하는 적층 세라믹 전자부품을 제공한다.
Abstract translation: 本发明涉及一种多层陶瓷电子部件及其安装基板。 提供了包括六边形陶瓷体的多层陶瓷电子部件，其包括电介质层，并且具有满足T / W> 1.0的长度（L），宽度（W）和厚度（T） 包括多个第一和第二内部电极的有源层，其通过插入介电层交替地暴露于陶瓷体的两个横截面，并形成容量; 顶层，形成在有源层的上侧; 底层覆盖层，其形成在有源层的下侧，并且与顶盖层相比具有厚的厚度; 以及覆盖陶瓷体的两个截面的第一和第二外部电极。 如果底层的厚度为Tb，则满足0.03 <= Tb / T <= 0.25。
-
公开(公告)号：KR1020140125709A
公开(公告)日：2014-10-29
申请号：KR1020130167479
申请日：2013-12-30
Applicant: 삼성전기주식회사
Inventor： 이재훈
Abstract: 본 발명은 배터리로부터 제1 전원을 공급받고, 상기 제1 전원을 안정화시켜 전력 관리부에 공급하는 제1 입력 단자를 포함하는 제1 전원 안정화부; 및 상기 전력 관리부에서 변환된 제2 전원을 공급받는 제2 입력 단자와 상기 제2 전원을 안정화시켜 구동 전원을 공급하는 출력 단자를 포함하는 제2 전원 안정화부; 를 포함하며, 상기 제1 및 제2 전원 안정화부는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 세라믹 본체로 이루어진 커패시터와, 코일부와 자성체를 포함하는 자성체 본체로 이루어진 인덕터를 포함하여, 상기 전원을 안정화시키며, 상기 인덕터는 공급받은 전원의 교류성분을 억제하며, 상기 커패시터는 상기 공급받은 전원의 리플(Ripple)을 감소시키는 복합 전자부품, 그 실장 기판 및 이를 포함하는 전원 안정화 유닛을 제공한다.
Abstract translation: 提供了一种复合电子部件，其安装基板和包括该电子部件的电力稳定单元。 复合电子部件包括第一功率稳定单元和第二功率稳定单元。 第一功率稳定单元包括从电池接收第一功率的第一输入端子，稳定第一功率，并将稳定的功率提供给功率管理单元。 第二功率稳定单元包括接收由功率管理单元转换的第二功率的第二输入端子和稳定第二功率并提供驱动功率的输出端子。 第一和第二功率稳定单元包括电容器和电感器。 电容器包括陶瓷体，其中堆叠多个电介质层和在电介质层上彼此相对设置的内部电极。 电感器包括具有线圈部分和磁性材料的磁体。 电感器稳定功率并抑制接收功率的AC分量。 电容减少接收功率的纹波。
-
公开(公告)号：KR101022870B1
公开(公告)日：2011-03-16
申请号：KR1020090108213
申请日：2009-11-10
Applicant: 삼성전기주식회사
Inventor： 이재훈
IPC: H04N5/225
CPC classification number: H04N5/2257 , H04N5/2252 , H04N5/2254 , H05K3/3447 , H05K5/0069
Abstract: PURPOSE: A camera module for increasing resolution is provided to increase the capability of soldering of the camera module and secure the reliability of the product. CONSTITUTION: A housing(120) is installed in order to cover a lens barrel(110) which a plurality of lenses is embedded with. A fixed member is formed in order to face to the lower part of the housing. A circuit board(150) is installed to the lower part of the housing. A hole in which the fixed member is inserted is formed on the circuit board. A solder lead is spread between the fixed member and the hole.
Abstract translation: 目的：提高分辨率的相机模块，以提高相机模块焊接的能力，并确保产品的可靠性。 构成：安装壳体（120）以覆盖多个透镜嵌入的镜筒（110）。 为了面向壳体的下部而形成固定部件。 电路板（150）安装到壳体的下部。 在电路板上形成有固定部件插入的孔。 焊锡引线在固定部件和孔之间扩展。
-
公开(公告)号：KR100852764B1
公开(公告)日：2008-08-18
申请号：KR1020060117205
申请日：2006-11-24
Applicant: 삼성전기주식회사
IPC: H01J1/30
Abstract: 본 발명은 수평 전계방출 반도체 진공관에 관한 것으로서, 기판; 상기 기판 상에 차례로 형성되는 제1절연막, 전도막, 제2절연막 및 제3절연막과, 상기 제1절연막의 일부를 노출시키도록 식각 형성되는 진공부; 상기 전도막의 측면으로부터 상기 진공부의 중심부를 향해 연장 형성된 팁 에미터; 상기 제3절연막 위에 진공부를 덮도록 차례로 면 증착되어 내부를 진공 유지시키는 제4절연막 및 제5절연막; 상기 제5절연막과 전도막 사이를 개구시켜 형성된 접촉창; 및 상기 접촉창을 통해 제5절연막 상면으로부터 전도막까지 전기적으로 연결되는 금속전극을 포함한다.
수평, 전계방출, 반도체, 진공관, 팁 에미터-
公开(公告)号：KR100849785B1
公开(公告)日：2008-07-31
申请号：KR1020070013710
申请日：2007-02-09
Applicant: 삼성전기주식회사
IPC: H01L31/09 , H01L31/101
CPC classification number: H01L31/09 , H01L27/142 , H01L31/03044 , H01L31/03048 , H01L31/18
Abstract: A flip chip type semiconductor light receiving device array and a method for manufacturing the same are provided to mount light receiving devices on a substrate by using a sub-mount substrate. A flip chip type semiconductor light receiving device(1) includes an AIN buffer layer(110), a heavily doped N-AlGaN semiconductor layer(120), an undoped AlGaN light receiving layer(130), an ohmic metal layer(150), and a schottky metal layer(140). The AIN buffer layer is formed on a transparent substrate(100). The heavily doped N-AlGaN semiconductor layer of 10 18 to 10 19 /cm^-3 is formed on the AIN buffer layer. The undoped AlGaN light receiving layer is formed on the heavily doped N-AlGaN semiconductor layer. The ohmic metal layer is formed on the N-AlGaN semiconductor layer region exposed by performing a mesa-etching process on the undoped AlGaN light receiving layer. The schottky metal layer is formed on the undoped AlGaN light receiving layer. A sub-mount substrate(170) is contacted to the plural flip chip semiconductor light receiving device.
Abstract translation: 提供一种倒装芯片型半导体光接收装置阵列及其制造方法，用于通过使用副安装基板将光接收装置安装在基板上。 倒装芯片型半导体光接收装置（1）包括AIN缓冲层（110），重掺杂N-AlGaN半导体层（120），未掺杂的AlGaN光接收层（130），欧姆金属层（150） 和肖特基金属层（140）。 AIN缓冲层形成在透明基板（100）上。 在AIN缓冲层上形成10 18至10 19 / cm -3的重掺杂N-AlGaN半导体层。 未掺杂的AlGaN光接收层形成在重掺杂的N-AlGaN半导体层上。 欧姆金属层通过对未掺杂的AlGaN光接收层进行台面蚀刻工艺而在N-AlGaN半导体层区域上形成。 在未掺杂的AlGaN光接收层上形成肖特基金属层。 子安装基板（170）与多个倒装芯片半导体光接收装置接触。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.029 seconds)
