公开(公告)号：KR1019980006333A

公开(公告)日：1998-03-30

申请号：KR1019960023983

申请日：1996-06-26

Applicant: 삼성전자주식회사

Inventor： 전정식 ,  문종 ,  이병훈

IPC: H01L27/108

公开(公告)号：KR100126922B1

公开(公告)日：1997-10-17

申请号：KR1019940000963

申请日：1994-01-19

Applicant: 삼성전자주식회사

Inventor： 문종

IPC: H01L27/08

公开(公告)号：KR1019970018594A

公开(公告)日：1997-04-30

申请号：KR1019950033010

申请日：1995-09-29

Applicant: 삼성전자주식회사

Inventor： 이종호 ,  문종

IPC: H01L27/108

Abstract: 강유전체 물질로 형성되는 캐패시터를 갖는 디램 셀 제조방법이 개시되어 있다. 본 발명은 반도체 기억장치의 제조방법에 있어서, 스토리지 전극패드와 스토리지 전극을 직접 접촉시키어 형성하는 단계; 및 상기 스토리지 전극 상에 강유전체 물질층 및 플레이트 전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 디램 셀 제조방법을 제공한다.

公开(公告)号：KR1019970005951B1

公开(公告)日：1997-04-22

申请号：KR1019930015525

申请日：1993-08-11

Applicant: 삼성전자주식회사

Inventor： 문종 ,  이덕형

IPC: H01L21/76

Abstract: A method is provided that such tri-value dopants as boron(B) is injected and a p well(100)is formed and a field oxide film is formed, using LOCOS method for defining an element forming area and an element separation area. By forming a lst insulating film(10) on the front of the resulting material, a thermo-oxide prevention film and spreading photo-resistance on the nitride film(10), desired photo resistant pattern through the process of mask is formed, after which photo exposure, development and the thermo-oxide prevention film are formed in which the a lst channel(CH1) is formed.

Abstract translation: 提供了一种方法，其中注入硼（B）这样的三值掺杂剂，并且使用LOCOS方法形成元素形成区域和元素分离区域，形成p阱（100）并形成场氧化膜。 通过在所得材料的前面形成第一绝缘膜（10），形成热氧化物防止膜并在氮化膜（10）上展开光电阻，形成通过掩模处理所需的耐光图案，之后 形成第一通道（CH1）的曝光，显影和热氧化物防止膜。

公开(公告)号：KR1019960040116A

公开(公告)日：1996-11-25

申请号：KR1019950008509

申请日：1995-04-12

Applicant: 삼성전자주식회사

Inventor： 남승희 ,  김병희 ,  문종

IPC: H01L21/28

Abstract: 보론이 도우프된 다결정실리콘을 형성하는 장치 및 그 방법에 대해 기재되어 있다. 이는 반응챔버, 반응챔버의 내부에 존재하고, 반도체기판을 로딩한 후 가열시키는 핫 첫(hot chuck), 반응챔버를 둘러싸는 형태로 존재하고, 반응챔버를 가열시키는 히터, 및 반응챔버로 반응가스를 주입하는 가스주입구를 포함하는 것을 특징으로 하는 장치와, 반응챔버와, 반도체기판을 로딩한 후 가열시키는 핫 척을 가열시키는 제1공정, 핫 척세 반도체기판을 로딩하는 제2공정, 및 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버내로 플로우시켜, 반도체기판 상에 보론이 도우프된 다결정실리콘막을 형성하는 제3공정을 포함하는 것을 특징으로 하는 방법이다. 따라서, 박막 내의 보론이 균일하게 분포되고, 보론 도우프 시 또는 활성화를 위한 열처리시, 도우프된 보론이 게이트 산화막과 반도체 기판으로 까지 침투되는 현상이 발생하지 않으며, 증착비가 종래보다 향상된다.

公开(公告)号：KR1019960026958A

公开(公告)日：1996-07-22

申请号：KR1019940040684

申请日：1994-12-31

Applicant: 삼성전자주식회사

Inventor： 박정우 ,  구본재 ,  문종

IPC: H01L29/78

Abstract: 기판에 실리콘이 증착된 높은 소오스/드레인 구조(Elevated Source/Drain: ESD)를 가지는 트랜지스터에 있어서, 소오스/드레인영역의 형성 후 게이트산화막과 게이트전극인 다결정실리콘층을 형성하고 다결정실리콘층 위에 상화막을 도포하여 소오스/드레인 접촉구 측면에 산화막이 형성되게 하는 단계를 구비하여 EBD구조를 가지는 트랜지스터를 제조할 수 있다.
이에 따라 소오스/드레인 영역의 형성시의 기판의 손상을 막을 수 있으며, 소오스/드레인의 접촉구 형성시의 과도식각에 의한 문제를 억제할 수 있다.

公开(公告)号：KR1019950034828A

公开(公告)日：1995-12-28

申请号：KR1019940011922

申请日：1994-05-30

Applicant: 삼성전자주식회사

Inventor： 이종호 ,  문종 ,  주석호

IPC: H01L29/78

Abstract: 구리전극을 갖는 모스 트랜지스터의 제조방법 및 게이트 구조가 개시되어 있다. 반도체기판 상에, 게이트전극이 형성될 부위를 개구시키도록 질화막 패턴을 형성한다. 질화막 패턴의 측면부에 불순물이 도우프된 스페이서를 형성하고, 열처리 공정에 의해 스페이서 내의 불순물을 기판으로 확산시켜 제1소오스 및 드레인영역을 형성한다. 스페이서에 의해 노출된 기판 상에 게이트절연막을 형성한 다음, 결과물상에 확산 방지 물질층 및 구리막을 차례로 형성한다. 게이트전극이 형성될 부위 이외의 구리막 및 확산 방지 물질층을 식각하여, 구리막으로 이루어진 게이트전극을 형성한 다음, 질화막 패턴을 제거한다. CMP방법 또는 에치백 방법과 고체간 접촉에 의한 확산방법으로 구리전극을 적용한 0.1㎛의 게이트길이를 갖는 모스 트랜지스터를 제조할 수 있다.

公开(公告)号：KR1019950034498A

公开(公告)日：1995-12-28

申请号：KR1019940011274

申请日：1994-05-24

Applicant: 삼성전자주식회사

Inventor： 문종

IPC: H01L21/203

Abstract: 반도체소자의 금속배선 형성방법 및 이에 사용되는 스퍼터링 장치가 개시되어 있다. 실리콘 기판 상에 500~800℃의 고온에서 티타늄막과 티타늄 질화막을 탄화규소척을 설치한 스퍼터 챔버 내에서 연속적으로 증착하고, 상기 결과물을 대기중에 노출시키지 않고 금속층을 중착한다.
탄화규소로 된 척을 설치하여 500~800℃의 고온에서 확산 방지막 및 금속층을 형성함으로써, 공정을 단순화시키고, 콘택 저항을 감소시키며, 양질의 금속층을 얻을 수 있다.

公开(公告)号：KR1019950025881A

公开(公告)日：1995-09-18

申请号：KR1019940001917

申请日：1994-02-02

Applicant: 삼성전자주식회사

Inventor： 신현국 ,  문종 ,  심태언 ,  박규찬

IPC: H01L21/285

Abstract: 전기 이동에 내성이 강하고 전기 저항도가 낮은 반도체 장치의 배선층 구조 및 그 형성 방법에 관하여 개시한다. 상기 반도체 기판상에 티타늄 나이트라이드(TiN)으로 구성된 제1확산방지막, 제1확산방지막상에 형성된 구리(Cu)로 구성된 배선층, 및 상기 배선물질층상에 티타늄 나이트라이드(TiN)으로 구성된 제2확산 방지막을 구비한다. 상기 배선층은 그 상하부에 형성된 제1, 제2확산방지막을 구비한다. 상기 배선층은 그 상하부에 형성된 제1,제2확산방지막으로 인하여 기판에 대한 확산(diffudion), 공기중에서의 산화(oxdation) 및 식각(etch)공정의 어려움을 해결할 수 있다. 또한 구리로 형성된 배선 물질층으로 인하여 전기 이동에 내성이 강하고 전기 저항도가 낮은 반도체 장치를 얻을 수 있다.

公开(公告)号：KR1019950021526A

公开(公告)日：1995-07-26

申请号：KR1019930028223

申请日：1993-12-17

Applicant: 삼성전자주식회사

Inventor： 신현국 ,  박규찬 ,  문종 ,  심태언

IPC: H01L27/08

Abstract: 본 발명은 반도체 트랜지스터 장치의 새로운 게이트 전극 구조를 개시하는 것으로서, 게이트 전극은 티타늄 나이트라이드 (Tin)와 같은 확산 방지 물질층에 의하여 에워싸인 금속층으로 이루어진다. 금속층으로는 저항이 매우 낮은 구리를 사용할 수 있으며, 확산 방지 물질층에 의하여 하부구조로 금속이 확산되거나 침전되는 것을 방지하게 된다. 이와 같이, 본 발명은 고집적화되는 차세대 디바이스의 고속화 및 기능화를 추구하기 위한 것으로서, 저항이 낮은 내열성 금속 및 이를 둘러싸고 있는 확산 방지 물질층으로 전극을 구성함으로써, 고정항에 의한 시간 지연을 단축하여 전력 소모를 감소시키는 잇짐을 있다.