中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

64 records (took 0.026 seconds)

    자동 노출 제어 장치 및 방법
    41.
    发明公开
    자동 노출 제어 장치 및 방법 无效
    用于控制自动曝光的装置和方法

    公开(公告)号：KR1020060087661A

    公开(公告)日：2006-08-03

    申请号：KR1020050008437

    申请日：2005-01-31

    Applicant: 삼성전자주식회사

    Inventor： 박준영

    IPC: H04N5/232

    CPC classification number: H04N5/2353 ,  H04N5/2351

    Abstract: 자동 노출에 사용되는 제어 파라미터를 전역적으로 제어할 수 있는 자동 노출 제어 장치 및 방법이 개시된다. 자동 노출 제어 장치의 노출 제어부는 현재 촬상된 영상 신호의 휘도 값을 이용하여 산출된 현재 휘도비, 현재 가상축적시간 및 목표 가상축적시간을 근거로 영상촬상장치에 입사되는 광량과 촬상된 영상 신호의 이득을 제어하는 제어신호를 발생한다.

    의사차동신호를 완전차동신호로 변환하기 위한 입력버퍼회로
    42.
    发明授权
    의사차동신호를 완전차동신호로 변환하기 위한 입력버퍼회로 有权
    의사차동신호를완전차동신호로변환하기위한입력버퍼회회

    公开(公告)号：KR100389915B1

    公开(公告)日：2003-07-04

    申请号：KR1020000047814

    申请日：2000-08-18

    Applicant: 삼성전자주식회사

    Inventor： 박준영 ,  유창식 ,  정기욱 ,  김원찬

    IPC: H03K19/0175

    CPC classification number: H03K3/35613 ,  H03K5/2481 ,  H03K19/01721 ,  H03K19/018528

    Abstract: An input buffer circuit for transforming pseudo differential input signals into full differential output signals wherein, the input buffer circuit includes a pull-up current source, two pull-down current sources, a differential input portion, and a positive feedback portion. The pull-up current source is formed of two PMOS transistors which are always in an "on" state, and provides an electric current. The two pull-down current sources are each formed of an NMOS transistor, which are always in an on state, and sink a pull-up electric current. The differential input portion is formed of two NMOS transistors, and receives an input signal and a reference signal, respectively. The positive feedback portion is formed of two NMOS transistors, and enlarges a voltage difference between two output terminals of the input circuit using positive feedback.

    Abstract translation: 一种输入缓冲器电路，用于将伪差分输入信号转换为全差分输出信号，其中，输入缓冲器电路包括上拉电流源，两个下拉电流源，差分输入部分和正反馈部分。 上拉电流源由总是处于“导通”状态的两个PMOS晶体管形成， 状态，并提供电流。 两个下拉电流源各自由NMOS晶体管形成，它们总是处于导通状态，并吸收上拉电流。 差分输入部分由两个NMOS晶体管形成，并且分别接收输入信号和参考信号。 正反馈部分由两个NMOS晶体管形成，并且利用正反馈放大输入电路的两个输出端子之间的电压差。

    의사차동신호를 완전차동신호로 변환하기 위한 입력버퍼회로
    43.
    发明公开
    의사차동신호를 완전차동신호로 변환하기 위한 입력버퍼회로 有权
    输入缓冲电路将PSEUDO差分信号转换为完全差分信号

    公开(公告)号：KR1020020014491A

    公开(公告)日：2002-02-25

    申请号：KR1020000047814

    申请日：2000-08-18

    Applicant: 삼성전자주식회사

    Inventor： 박준영 ,  유창식 ,  정기욱 ,  김원찬

    IPC: H03K19/0175

    CPC classification number: H03K3/35613 ,  H03K5/2481 ,  H03K19/01721 ,  H03K19/018528

    Abstract: PURPOSE: An input buffer circuit is provided, which converts a pseudo differential input signal into a full differential input signal. CONSTITUTION: The input buffer circuit comprises a pull-up current source(210), two pull-down current sources(220,221), a differential input part(230) and a positive feedback part(240). The pull-up current source comprises two PMOS transistors(M21,M22) and each gate is connected to a low supply voltage(Vss), that is, a ground voltage to maintain "on" state always. The pull-up current source supplies a current to NMOS transistors(M23,M24) of the differential input part and NMOS transistors(M26,M27) of the positive feedback part. The first and the second pull-down current source comprise one NMOS transistor(M25,M26) respectively, and sinks the current from the pull-up current source in a saturation region. The differential input part comprises two NMOS transistors(M23,M24), and receives an input signal(Vin) through a gate of the NMOS transistor(M23) and a reference signal(Vref) from a gate of the NMOS transistor(M24). The positive feedback part comprises two NMOS transistors(M26,M27) and increases a voltage drop difference between two output nodes(21,22) using a positive feedback when there is a voltage drop between two output nodes according to two input signals(Vin,Vref) applied to the differential input part.

    Abstract translation: 目的：提供一个输入缓冲电路，将一个伪差分输入信号转换成一个全差分输入信号。 构成：输入缓冲电路包括上拉电流源（210），两个下拉电流源（220,221），差分输入部分（230）和正反馈部分（240）。 上拉电流源包括两个PMOS晶体管（M21，M22），并且每个栅极连接到低电源电压（Vss），即接地电压始终保持“导通”状态。 上拉电流源向差分输入部分的NMOS晶体管（M23，M24）和正反馈部分的NMOS晶体管（M26，M27）提供电流。 第一和第二下拉电流源分别包括一个NMOS晶体管（M25，M26），并且在饱和区域中吸收来自上拉电流源的电流。 差分输入部分包括两个NMOS晶体管（M23，M24），并且通过NMOS晶体管（M23）的栅极和来自NMOS晶体管（M24）的栅极的参考信号（Vref）接收输入信号（Vin）。 正反馈部分包括两个NMOS晶体管（M26，M27），并且根据两个输入信号（Vin，Vin）在两个输出节点之间存在电压降时，使用正反馈来增加两个输出节点（21,22）之间的电压降差。 Vref）施加到差分输入部分。

    무선 주파수 처리 장치 및 방법
    45.
    发明授权
    무선 주파수 처리 장치 및 방법 有权

    公开(公告)号：KR102238709B1

    公开(公告)日：2021-04-12

    申请号：KR1020140120994

    申请日：2014-09-12

    Applicant: 삼성전자주식회사

    Inventor： 박준영 ,  손주호 ,  이대영 ,  이정호

    IPC: H04L7/027 ,  H04L25/02

    Abstract: 본개시의일 실시예에따른무선주파수(radio frequency: RF) 처리장치는적어도하나의안테나와, 상기적어도하나의안테나를사용하여기지국과의통신을수행하는 RF부와, 중간주파수(intermediate frequency: IF) 처리장치로부터신호를수신하고, 상기수신된신호로부터상기기지국과의통신을위한신호및 제어신호를구분하여출력하는신호필터부와, 미리결정된코드를사용하여상기제어신호를전압변화패턴을갖는신호로변환하고, 미리설정된방식을기반으로상기전압변화패턴을변경하여상기변환된신호로부터클럭(clock) 신호를검출하는클럭신호검출부와, 상기클럭신호를기반으로하는타이밍에상기제어신호를기반으로하는동작을수행하는제어부를포함한다.

    기준 전압 신호의 변동에 강인한 버퍼 회로
    46.
    发明授权
    기준 전압 신호의 변동에 강인한 버퍼 회로 有权

    公开(公告)号：KR102237733B1

    公开(公告)日：2021-04-08

    申请号：KR1020140173680

    申请日：2014-12-05

    Applicant: 삼성전자주식회사

    Inventor： 엄윤주 ,  배승준 ,  문대식 ,  박준영 ,  안민수

    IPC: H03K19/0185

    Abstract: 버퍼회로는제1 차동증폭기, 제2 차동증폭기, 제3 차동증폭기및 혼합기를포함한다. 제1 차동증폭기는입력신호및 기준전압신호에기초하여양성차동신호및 음성차동신호를생성한다. 제2 차동증폭기는양성차동신호및 음성차동신호에기초하여제1 신호를생성한다. 제3 차동증폭기는양성차동신호및 음성차동신호에기초하여제1 신호와위상이상이한제2 신호를생성한다. 혼합기는제1 신호와제2 신호를혼합한신호를출력신호로서출력한다.

    내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로
    50.
    发明公开
    내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로 审中-实审
    用于微调内部电压的装置和具有该电压的半导体集成电路

    公开(公告)号：KR1020170022413A

    公开(公告)日：2017-03-02

    申请号：KR1020150117337

    申请日：2015-08-20

    Applicant: 삼성전자주식회사

    Inventor： 김지성 ,  박준영 ,  오세은 ,  임현성

    IPC: G11C5/14 ,  G11C16/30 ,  G11C16/06

    CPC classification number: H02M3/07 ,  H02M3/073 ,  H02M2001/0025

    Abstract: 내부전압트리밍장치와이를구비하는반도체집적회로에관하여개시한다. 내부전압트리밍장치는출력패드의전압으로부터복수의저항소자들에기초한분압비율로낮춘피드백전압을생성하는분압회로, 기준전압과상기피드백전압의비교결과에상응하는비교신호를생성하는비교기, 상기비교신호에기초하여입력전압으로부터내부전압을생성하여상기출력패드로출력하는 DC-DC 컨버터및, 상기비교신호를입력하여, 트리밍모드에서상기기준전압과상기피드백전압의차를줄이기위한트리밍신호를생성하는자동트리밍회로를포함하고, 상기트리밍모드에서상기 DC-DC 컨버터를디스에이블시킨후에상기출력패드에타깃전압을인가하고, 상기트리밍신호에따라서상기분압비율이조정되는것을특징으로한다.

    Abstract translation: 提供内部电压修整装置和包括其的半导体集成电路。 内部电压修整装置包括：分压电路，被配置为基于分压电路的电阻和以修整模式接收的目标电压产生反馈电压;以及比较器，被配置为比较参考电压和反馈电压 以产生比较信号。 内部电压修整装置还包括直流电流（DC-DC）转换器，其被配置为基于输入电压和比较信号产生内部电压，并且在修整模式中被禁用，并且自动微调电路被配置为 在修剪模式中，基于比较信号生成修整信号。 分压电路还被配置为基于修整信号调整电阻。

Patent Agency Ranking