-
公开(公告)号：KR1020160063078A
公开(公告)日：2016-06-03
申请号：KR1020140166627
申请日：2014-11-26
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C11/5607 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/0028 , G11C13/004 , G11C2213/72 , G11C13/0038 , G11C13/0002 , G11C13/0023 , G11C13/0061
Abstract: 본개시는복수의메모리셀들을포함하는메모리장치에관한것으로서, 본개시의실시예에따른메모리장치는, 복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리셀 어레이; 및상기복수의제1 신호라인들각각에연결되는복수의로우선택스위치부를구비하는로우디코더를포함하고, 상기복수의로우선택스위치부각각은, 활성상태의전압레벨이상이한제1 스위칭신호및 제2 스위칭신호에선택적으로응답하여, 대응하는제1 신호라인에바이어스전압을인가한다.
Abstract translation: 本公开涉及一种能够提高耐久性和降低功耗的电阻式存储器件及其操作方法。 根据本公开的实施例的存储器件包括：存储单元阵列，其具有分别布置在多个第一信号线交叉多个第二信号线的区域中的多个存储单元; 以及具有分别连接到多个第一信号线的多个行选择开关单元的行解码器。 多个线路选择开关单元中的每一个对选择性地响应于在激活状态下彼此具有电压电平的第一开关信号和第二开关信号相对应的第一信号线施加偏置电压。
-
42.发明公开
公开(公告)号：KR1020160013764A
公开(公告)日：2016-02-05
申请号：KR1020140096016
申请日：2014-07-28
Applicant: 삼성전자주식회사
CPC classification number: G11C7/22 , G06F11/073 , G06F11/076 , G11C7/062 , G11C7/067 , G11C7/1045 , G11C7/12 , G11C7/14 , G11C11/5642 , G11C13/004 , G11C29/021 , G11C29/026 , G11C29/028 , G11C29/42 , G11C29/52 , G11C2013/0054 , G11C2213/72
Abstract: 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 상기복수의메모리셀들중 선택된제1 신호라인에공통적으로연결되는선택된메모리셀들을복수의셀 영역들로분할하는단계; 및상기복수의셀 영역들에대해각각대응되는서로다른복수의독출기준들을이용하여, 상기복수의셀 영역들각각에대한독출동작들을독립적으로수행하는단계를포함한다.
Abstract translation: 本发明涉及一种操作存储器件的方法，该存储器件包括多个存储单元，分别布置在多个第一信号线和多个第二信号线彼此交叉的区域中。 该方法包括以下步骤：将通常连接到多个存储单元中选择的第一信号线的存储单元分成多个单元区域; 并且分别通过使用与多个单元区域相对应的彼此不同的多个读取参考来独立地执行关于多个单元区域中的每一个的读取操作。 存储器件可以补偿存储器单元中存储器单元的相对位置引起的局部变化。
-
公开(公告)号：KR1020160008888A
公开(公告)日：2016-01-25
申请号：KR1020140089274
申请日：2014-07-15
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C11/1675 , G11C11/1673 , G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0071 , G11C2213/72
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치의동작방법으로서, 저항성메모리장치는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에배치되는복수의메모리셀들을포함하고, 비선택된메모리셀들에연결되는비선택제1 신호라인들중 선택제1 신호라인에인접하는제1 라인에제1 전압을인가하는단계; 상기비선택제1 신호라인들중 상기선택제1 신호라인에인접하지않은제2 라인에상기제1 전압보다낮은제2 전압을인가하는단계; 상기비선택제1 신호라인들을플로팅하는단계; 및상기복수의메모리셀들중 선택된메모리셀에연결되는상기선택제1 신호라인에상기제1 전압보다높은제3 전압을인가하는단계를포함한다.
Abstract translation: 本发明涉及包括多个存储单元的电阻式存储器件。 电阻性存储器件包括布置在多个第一信号线和多个第二信号线彼此交叉的区域中的存储单元。 一种用于操作电阻性存储器件的方法包括以下步骤：将第一电压施加到连接到未选择的存储器单元并且接近所选择的第一信号线的未选择的第一信号线之一的第一线; 将低于第一电压的第二电压施加到作为未选择的第一信号线之一并且不接近所选择的第一信号线的第二线; 浮动未选择的第一条信号线; 以及将高于第一电压的第三电压施加到连接到从存储单元中选择的存储单元的所选择的第一信号线。
-
公开(公告)号：KR1020160001428A
公开(公告)日：2016-01-06
申请号：KR1020140079949
申请日：2014-06-27
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C13/0002 , G11C13/0064 , G11C2013/0066 , G11C2013/0076 , G11C2013/0092
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치의동작방법으로서, 상기복수의메모리셀들에제1 전류펄스를인가하는단계; 상기제1 전류펄스가인가된상기복수의메모리셀들에상기제1 전류펄스보다제1 차이만큼증가한제2 전류펄스를인가하는단계; 및상기제2 전류펄스가인가된상기복수의메모리셀들에상기제2 전류펄스보다제2 차이만큼증가한제3 전류펄스를인가하는단계를포함하고, 상기제1 내지제3 전류펄스들은비선형적으로증가하며, 상기제2 차이는상기제1 차이보다큰 것을특징으로하는방법을개시한다.
Abstract translation: 公开了一种用于操作包括多个存储单元的电阻式存储器件的方法。 用于操作电阻式存储器件的方法包括以下步骤：将第一电流脉冲施加到多个存储器单元; 将第一电流脉冲高于第一电流脉冲的第二电流脉冲施加到已经施加了第一电流脉冲的存储器单元; 以及将比第二电流脉冲高第二电流脉冲的第三电流脉冲施加到已经施加了第二电流脉冲的存储单元。 第一至第三电流脉冲可以以非线性方式增加，并且第二差值大于第一差。
-
公开(公告)号：KR1020160001427A
公开(公告)日：2016-01-06
申请号：KR1020140079948
申请日：2014-06-27
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C11/5614 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/0011 , G11C13/004 , G11C13/0064 , G11C2013/0045 , G11C2013/0066 , G11C2013/0073 , G11C2013/0076 , G11C2013/0078 , G11C2013/0088 , G11C2013/0092
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치의동작방법으로서, 상기복수의메모리셀들이제1 기준저항과제2 기준저항사이의목표저항상태를갖도록상기복수의메모리셀들에기입펄스를인가하는단계; 상기복수의메모리셀들에검증펄스를인가함으로써상기복수의메모리셀들의저항을독출하는단계; 상기복수의메모리셀들중 상기저항이상기제2 기준저항보다높은메모리셀들에검증기입전류펄스를인가하는단계; 및상기복수의메모리셀들중 상기저항이상기제1 기준저항보다낮은메모리셀들에검증기입전압펄스를인가하는단계를포함한다.
Abstract translation: 公开了一种用于操作包括多个存储单元的电阻式存储器件的方法。 用于操作电阻式存储器件的方法包括以下步骤：将写入脉冲施加到多个存储器单元以允许存储器单元处于第一参考电阻和第二参考电阻之间的目标电阻状态; 通过向存储器单元施加验证脉冲来读取存储器单元的电阻; 对存储单元中具有高于第二基准电阻的电阻的存储单元施加验证写入电流脉冲; 以及向所述存储单元中具有低于所述第一参考电阻的电阻的存储单元施加验证写入电压脉冲。
-
Patent Agency Ranking
公开(公告)号：KR1020150144177A
公开(公告)日：2015-12-24
申请号：KR1020140072973
申请日：2014-06-16
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0033 , G06F11/073 , G06F11/0751 , G06F11/0793 , G06F11/1048 , G11C13/0035 , G11C13/0069 , G11C29/52 , G11C2013/0092 , G11C2213/77
Abstract: 저항성메모리장치및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법에있어서, 상기저항성메모리장치는메모리셀 어레이를포함하고, 기록싸이클을검출하는단계와, 검출된기록싸이클을기 설정된제1 기준값에도달했는지에따라리커버리수행여부를판단하는단계및 상기판단결과에기반하여상기메모리셀 어레이의적어도일부의메모리셀에대한리커버리동작을수행하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了一种用于操作电阻式存储器件的电阻式存储器件和方法。 根据本发明的技术方面，用于操作包括存储单元阵列的电阻式存储器件的方法包括：用于检测记录周期的步骤; 基于所述记录周期是否达到预定的第一值，确定恢复动作的执行的步骤; 以及执行存储单元阵列的至少一些存储单元的恢复动作的步骤。
-
公开(公告)号：KR102230195B1
公开(公告)日：2021-03-19
申请号：KR1020140096015
申请日：2014-07-28
Applicant: 삼성전자주식회사
Abstract: 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 상기복수의메모리셀들중 선택된메모리셀에순차적으로인가되는복수의펄스들각각이프로그램루프의횟수에따라변경되도록, 상기복수의펄스들을결정하는단계; 및상기복수의펄스들의변경에대응하여, 상기복수의메모리셀들중 비선택된메모리셀들에연결되는비 선택된제1 및제2 신호라인들에각각인가되는제1 및제2 인히빗(inhibit) 전압들중 적어도하나의전압레벨이상기프로그램루프의횟수에따라변경되도록, 상기제1 및제2 인히빗전압들중 적어도하나를결정하는단계를포함하는방법을개시한다.
-
公开(公告)号：KR102173431B1
公开(公告)日：2020-11-03
申请号：KR20140053449
申请日：2014-05-02
Applicant: 삼성전자주식회사
Inventor： 박현국
Abstract: 동작전류가감소된메모리장치가제공된다. 상기메모리장치는제1 메모리셀과전기적으로연결된제1 로컬비트라인; 상기제1 로컬비트라인과전기적으로연결된제1 글로벌비트라인; 제2 메모리셀과전기적으로연결된제2 로컬비트라인; 및상기제2 로컬비트라인과전기적으로연결된제2 글로벌비트라인을포함하고, 상기제1 글로벌비트라인에전하를제1 충전하고, 상기제1 글로벌비트라인과상기제2 글로벌비트라인은상기제1 충전된전하를공유하고, 상기제2 글로벌비트라인에상기전하를제2 충전하는것을포함한다.
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.038 seconds)
